[go: up one dir, main page]

JP2011138869A - 多層配線基板の製造方法及び多層配線基板 - Google Patents

多層配線基板の製造方法及び多層配線基板 Download PDF

Info

Publication number
JP2011138869A
JP2011138869A JP2009296911A JP2009296911A JP2011138869A JP 2011138869 A JP2011138869 A JP 2011138869A JP 2009296911 A JP2009296911 A JP 2009296911A JP 2009296911 A JP2009296911 A JP 2009296911A JP 2011138869 A JP2011138869 A JP 2011138869A
Authority
JP
Japan
Prior art keywords
main surface
surface side
connection terminal
multilayer wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009296911A
Other languages
English (en)
Inventor
Shinnosuke Maeda
真之介 前田
Tetsuo Suzuki
哲夫 鈴木
Takuya Hanto
琢也 半戸
Tatsuya Ito
達也 伊藤
Satoshi Hirano
訓 平野
Atsuhiko Sugimoto
篤彦 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2009296911A priority Critical patent/JP2011138869A/ja
Priority to CN201010623075.7A priority patent/CN102111968B/zh
Priority to TW099145997A priority patent/TWI475940B/zh
Priority to KR1020100135649A priority patent/KR101375998B1/ko
Priority to US12/979,474 priority patent/US8707554B2/en
Publication of JP2011138869A publication Critical patent/JP2011138869A/ja
Priority to US14/224,216 priority patent/US20140202740A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】最外層の表面粗さを適切な状態に設定することができる多層配線基板の製造方法を提供すること。
【解決手段】ビルドアップ工程にて、銅箔５５，５６を剥離可能な状態で片面に積層配置してなる基材５２上に、複数の樹脂絶縁層２１〜２４及び複数の導体層２６を交互に積層して多層化することにより配線積層部３０を形成する。穴あけ工程にて、最外層の樹脂絶縁層２４に対してレーザー穴加工を施して複数の開口部３５，３６を形成し、各接続端子４１，４２を露出させる。その後、デスミア工程にて、開口部３５，３６内のスミアを除去する。
【選択図】図１

Description

本発明は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有する一方でいわゆるコア基板を有しない多層配線基板の製造方法及び多層配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するＩＣチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線（具体的には、スルーホール導体など）が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さない基板とすることが提案されている（例えば特許文献１，２参照）。特許文献１，２に記載の多層配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
特許文献１に開示されている製造方法では、仮基板の片面に金属箔を配置し、その金属箔の上に複数の導体層及び複数の樹脂絶縁層を交互に積層してなるビルドアップ層を形成する。その後、仮基板から金属箔を分離して、金属箔上にビルドアップ層が形成された構造体を得る。そして、金属箔をエッチングにより除去することで、ビルドアップ層の最外層の表面（樹脂絶縁層の表面や複数のＩＣチップ接続端子の表面）を露出させることで多層配線基板を製造している。
また、特許文献１には、ビルドアップ層の最外層にソルダーレジストを形成した多層配線基板が開示されている。なお、ソルダーレジストには、ＩＣチップ接続端子の表面を露出させる開口部が形成されている。特許文献２に開示されている多層配線基板でも、ＩＣチップの搭載面側の最外層にソルダーレジストが設けられ、そのソルダーレジストには、ＩＣチップ接続端子の上面を露出させる開口部が形成されている。ソルダーレジストは光硬化性を付与した樹脂絶縁材料の硬化物を主体として形成されており、ソルダーレジストの開口部は、所定のマスクを配置した状態で露光及び現像を行うことで形成される。そして、ソルダーレジストの開口部内にて露出したＩＣチップ接続端子の上面にはんだバンプが形成され、そのはんだバンプを介してＩＣチップが搭載されるようになっている。
また、ＩＣチップ搭載用の多層配線基板においては、ＩＣチップ接続端子に接続されたＩＣチップと基板表面との隙間がアンダーフィルによって封止された基板も提案されている。
特開２００７−１５８１７４号公報 特開２００４−１１１５４４号公報
ところで、上述したＩＣチップ搭載用の多層配線基板において、ＩＣチップを封止するアンダーフィルとしては疎水性の材料が用いられる。これに対して、ＩＣチップ接続端子にはんだバンプを形成する際には、親水性のフラックスが用いられる。つまり、多層配線基板の表面には、疎水性のアンダーフィルに加えて、親水性のフラックスを適度な状態に濡れ広がらせたいといった要望があるが、多層配線基板の表面粗さを適度な状態に設定することが困難となっていた。具体的には、例えば特許文献１の多層配線基板では、エッチングによって銅箔を除去して最外層の樹脂絶縁層とＩＣチップ接続端子を露出させている。ところが、そのエッチングによって樹脂絶縁層の表面がある程度粗化されてしまう。ここで、樹脂絶縁層の表面粗さが必要以上に大きくなると、アンダーフィルの流れ性が不良となってボイド等が発生するおそれがある。また逆に、ソルダーレジストの表面粗さが小さいと、フラックスが必要以上に濡れ広がってしまい、はんだバンプを確実に形成することが困難となってしまう。
また、上記多層配線基板において、最外層にソルダーレジストを形成する場合、そのソルダーレジストと内層の各樹脂絶縁層とは熱膨張係数が異なるため、それらの熱膨張係数差に応じて基板の反りが発生してしまう。この場合には、その反りを抑えるための構成（例えば、補強板など）が別途必要となるため、多層配線基板の製造コストが高くなってしまう。さらに、ソルダーレジストは、内層の樹脂絶縁層と比較して絶縁性が劣る。このため、ＩＣチップ接続端子の端子間隔を狭くすると、ソルダーレジストによる絶縁が不十分となり端子間のショートが発生してしまう場合がある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、最外層の表面粗さを適切な状態に設定することができる多層配線基板の製造方法を提供することにある。また、本発明の別の目的は、最外層の表面粗さを適切な状態に設定して、ＩＣチップを確実に搭載することができる多層配線基板を提供することにある。
そして上記課題を解決するための手段（手段１）としては、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側のいずれかに向うに従って拡径したビア導体により互いに接続されている多層配線基板の製造方法であって、金属箔を剥離可能な状態で片面に積層配置してなる基材上にて、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、最外層の樹脂絶縁層に対してレーザー穴加工を施すことにより複数の開口部を形成し、前記第１主面側接続端子を露出させる穴あけ工程と、前記穴あけ工程後、前記開口部内のスミアを除去するデスミア工程と、前記ビルドアップ工程後、前記基材を除去して前記金属箔を露出させる基材除去工程とを含むことを特徴とする多層配線基板の製造方法がある。
従って、手段１に記載の発明によると、積層構造体における内層の樹脂絶縁層と同じ樹脂絶縁材料で最外層の樹脂絶縁層が形成されるので、最外層の樹脂絶縁層が別の樹脂絶縁材料で形成される場合と比較して、積層構造体での熱膨張係数差による影響が軽減される。この結果、多層配線基板の反りを抑えることができる。ここで、最外層の樹脂絶縁層は、内層の樹脂絶縁層と同じ樹脂絶縁材料で形成されているので、フォトリソグラフィ工程で開口部を形成することは困難である。しかし、レーザー穴加工を施すことにより、最外層の樹脂絶縁層に開口部を確実に形成することができる。また、ビルドアップ工程後にデスミア工程が実施されているので、最外層の樹脂絶縁層の表面粗さを任意の粗さに設定することができる。従って、多層配線基板を構成する最外層の樹脂絶縁層の表面について、フラックスやアンダーフィルに適した表面粗さを設定することができ、それらを適度な状態に濡れ広がらせることが可能となる。
最外層の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体としたビルドアップ材を用いて形成することが好ましい。このビルドアップ材としては、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。ビルドアップ材の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
導体層は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層や接続端子を形成したり、導電性ペースト等の印刷により導体層や接続端子を形成したりすることも可能である。
基材除去工程後、第１主面の全面を覆うエッチングレジストを設けた状態で金属箔をサブトラクティブ法でパターニングすることによって、第２主面側接続端子を形成する接続端子形成工程と、エッチングレジストを除去して第１主面側接続端子を露出させるレジスト除去工程との工程を順次行うようにしてもよい。この方法では、基材除去工程を行う前の段階でレーザー穴加工による穴あけ工程が実施される。この場合、基材上の積層構造体は、比較的強度があるため、反りのない状態に保つことができ、その積層構造体の表面における正確な位置に開口部を形成することができる。
基材除去工程後、第２主面上にエッチングレジストを設けた状態で第２主面側接続端子を形成する接続端子形成工程を行い、その接続端子形成工程後に穴あけ工程を行うようにしてもよい。この場合、接続端子形成工程において、第１主面側の最外層は樹脂絶縁層にて覆われており、その樹脂絶縁層には開口部が設けられていない。従って、最外層の樹脂絶縁層をエッチングレジストとして機能させることができる。このため、第１主面側にエッチングレジストを別途設ける必要がなく、第２主面上のみにエッチングレジストを設けた状態で第２主面側接続端子をパターン形成することができる。
穴あけ工程において、第１主面側接続端子を露出させるとともに、接続端子以外の導体層を露出させるようにしてもよい。具体的には、例えばアライメントマークとして設けた導体層を露出させることにより、配線基板の位置決めを容易に行うことが可能となる。
また、上記課題を解決するための別の手段（手段２）としては、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側のいずれかの方向に向うに従って拡径したビア導体により互いに接続されている多層配線基板であって、前記複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体とした同じビルドアップ材を用いて形成され、前記積層構造体の前記第１主面側において露出状態にある最外層の樹脂絶縁層には複数の開口部が形成され、前記第１主面には、接続対象がＩＣチップであるＩＣチップ接続端子及び接続対象が受動部品であり前記ＩＣチップ接続端子よりも面積の大きい受動部品接続端子の２種類が、前記第１主面側接続端子として存在するとともに、前記複数の開口部内には複数の前記ＩＣチップ接続端子が配置されるとともに、前記複数のＩＣチップ接続端子は、上面の高さが前記最外層の樹脂絶縁層の表面よりも低く、かつ、表面側外周部が前記最外層の樹脂絶縁層内に埋まっていることを特徴とする多層配線基板がある。
従って、手段２に記載の発明によると、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層が交互に積層され、コア基板を含まないコアレス配線基板として多層配線基板が形成されている。この多層配線基板では、光硬化性を有していない内層の樹脂絶縁層と同じ樹脂絶縁材料で最外層の樹脂絶縁層が形成されているので、最外層の樹脂絶縁層が別の樹脂絶縁材料で形成される場合と比較して、熱膨張係数差による影響が軽減される。この結果、多層配線基板の反りを抑えることができる。また、多層配線基板の第１主面には、接続対象がＩＣチップであるＩＣチップ接続端子及び接続対象が受動部品でありＩＣチップ接続端子よりも面積の大きい受動部品接続端子の２種類が、第１主面側接続端子として存在しており、このうちのＩＣチップ接続端子が複数の開口部内に配置されている。このＩＣチップ接続端子は、上面の高さが最外層の樹脂絶縁層の表面よりも低く、かつ、表面側外周部が最外層の樹脂絶縁層内に埋まっている。従って、最外層の樹脂絶縁層がソルダーレジストとして機能し、ＩＣチップ接続端子の上面にはんだバンプを確実に形成することができる。また、最外層の樹脂絶縁層は、内層の樹脂絶縁層と同じ絶縁性に優れたビルドアップ材で形成されるため、ＩＣチップ接続端子の間隔を狭くすることができ、多層配線基板の高集積化が可能となる。
受動部品接続端子は、主体をなす銅層の上面及び側面を銅以外のめっき層で覆った構造を有し、前記ＩＣチップ接続端子は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していることが好ましい。このようにすると、受動部品接続端子の上面及び側面に比較的大きなはんだフィレットを確実に形成することができる。また、ＩＣチップ接続端子の上面にはんだバンプを確実に形成することができる。ここで、受動部品接続端子の端子間隔はＩＣチップ接続端子の端子間隔よりも広く、また受動部品接続端子はサイズが比較的大きいため、受動部品接続端子の上面及び側面に形成されたはんだフィレットによって受動部品を十分な強度で確実にはんだ接続することができる。一方、ＩＣチップ接続端子の端子間隔は狭いため、ＩＣチップ接続端子の側面にはんだバンプが膨らむと、端子間のショートが問題となる。これに対して、本発明では、ＩＣチップ接続端子の上面のみにはんだバンプが形成されるため、はんだバンプが横方向に膨らむことがなく、端子間のショートを回避できる。
第１の実施の形態における多層配線基板の概略構成を示す断面図。 第１の実施の形態における多層配線基板の概略構成を示す平面図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第１の実施の形態の多層配線基板の製造方法を示す説明図。 第２の実施の形態の多層配線基板の製造方法を示す説明図。 第２の実施の形態の多層配線基板の製造方法を示す説明図。 第２の実施の形態の多層配線基板の製造方法を示す説明図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。
［第１の実施の形態］
以下、本発明を多層配線基板に具体化した第１の実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の多層配線基板の概略構成を示す拡大断面図であり、図２は、その多層配線基板の平面図である。
図１に示されるように、多層配線基板１０は、コア基板を含まずに形成されたコアレス配線基板であって、同じ樹脂絶縁材料を主体とした４層の樹脂絶縁層２１，２２，２３，２４と銅からなる導体層２６とを交互に積層して多層化した配線積層部３０（積層構造体）を有している。各樹脂絶縁層２１〜２４は、光硬化性を付与していない樹脂絶縁材料、具体的には熱硬化性エポキシ樹脂の硬化物を主体としたビルドアップ材を用いて形成されている。多層配線基板１０において、配線積層部３０の上面３１側（第１主面側）には、複数の接続端子４１，４２（第１主面側接続端子）が配置されている。
図１及び図２に示されるように、本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側に配置される複数の接続端子４１，４２として、接続対象がＩＣチップであるＩＣチップ接続端子４１と、接続対象がチップコンデンサ（受動部品）であるコンデンサ接続端子４２（受動部品接続端子）とが存在している。配線積層部３０の上面３１側において、複数のＩＣチップ接続端子４１は、基板中央部に設けられたチップ搭載領域４３にてアレイ状に配置されている。また、コンデンサ接続端子４２は、ＩＣチップ接続端子４１よりも面積の大きい接続端子であり、チップ搭載領域４３よりも外周側に配置されている。
一方、配線積層部３０の下面３２側（第２主面側）には、接続対象がマザーボード（母基板）であるＬＧＡ（ランドグリッドアレイ）用の複数の接続端子４５（第２主面側接続端子としての母基板接続端子）がアレイ状に配置されている。これら母基板接続端子４５は、上面３１側のＩＣチップ接続端子４１及びコンデンサ接続端子４２よりも面積の大きな接続端子である。
樹脂絶縁層２１，２２，２３，２４には、それぞれビア穴３３及びフィルドビア導体３４が設けられている。各ビア導体３４は、いずれも同一方向に（図１では下面側から上面側に向かうに従って）拡径した形状を有し、各導体層２６、ＩＣチップ接続端子４１、コンデンサ接続端子４２、及び母基板接続端子４５を相互に電気的に接続している。
配線積層部３０の上面３１側において、最外層に露出する第４層の樹脂絶縁層２４には複数の開口部３５，３６が形成されている。開口部３５内には、上面の高さが樹脂絶縁層２４の表面（基準面）よりも低くなるような状態でＩＣチップ接続端子４１が配置されており、ＩＣチップ接続端子４１の表面側外周部が樹脂絶縁層２４内に埋まっている。また、開口部３６内には、上面の高さが樹脂絶縁層２４の表面よりも低くなるような状態でコンデンサ接続端子４２が配置されており、コンデンサ接続端子４２の表面側外周部が樹脂絶縁層２４内に埋まっている。ＩＣチップ接続端子４１及びコンデンサ接続端子４２は銅層を主体として構成されている。さらに、ＩＣチップ接続端子４１及びコンデンサ接続端子４２は、主体をなす銅層の上面のみを銅以外のめっき層４６，４７（具体的には、ニッケル−金めっき層）で覆った構造を有している。
配線積層部３０の下面３２側において、樹脂絶縁層２１の表面はソルダーレジスト３７によってほぼ全体的に覆われており、そのソルダーレジスト３７には母基板接続端子４５を露出させる開口部３８が形成されている。本実施の形態では、開口部３８は母基板接続端子４５よりも小さく、母基板接続端子４５の表面側外周部がソルダーレジスト３７内に埋まっている。母基板接続端子４５は銅層を主体として構成されている。さらに、母基板接続端子４５は、主体をなす銅層の下面のみを銅以外のめっき層４８（具体的には、ニッケル−金めっき層）で覆った構造を有している。
上記構成の多層配線基板１０は例えば以下の手順で作製される。
先ず、ビルドアップ工程において、十分な強度を有する支持基板（ガラスエポキシ基板など）を準備し、その支持基板上に、樹脂絶縁層２１〜２４及び導体層２６をビルドアップして配線積層部３０を形成する。
詳述すると、図３に示されるように、支持基板５０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層５１を形成することにより、支持基板５０及び下地樹脂絶縁層５１からなる基材５２を得る。そして、図４に示されるように、基材５２の片面（具体的には下地樹脂絶縁層５１の上面）に、積層金属シート体５４を配置する。ここで、下地樹脂絶縁層５１上に積層金属シート体５４を配置することにより、以降の製造工程で積層金属シート体５４が下地樹脂絶縁層５１から剥がれない程度の密着性が確保される。積層金属シート体５４は、２枚の銅箔５５，５６（一対の金属箔）を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき）を介して銅箔５５、銅箔５６が配置された積層金属シート体５４が形成されている。
その後、図５に示されるように、積層金属シート体５４を包むようにシート状の樹脂絶縁層２１を配置し、樹脂絶縁層２１を貼り付ける。ここで、樹脂絶縁層２１は、積層金属シート体５４と密着するとともに、その積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する。
そして、図６に示されるように、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１の所定の位置にビア穴３３を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１上に導体層２６をパターン形成する（図７参照）。
また、第２層〜第４層の樹脂絶縁層２２〜２４及び導体層２６についても、上述した第１層の樹脂絶縁層２１及び導体層２６と同様の手法によって形成し、樹脂絶縁層２１上に積層していく。以上の工程によって、基材５２上に積層金属シート体５４、樹脂絶縁層２１〜２４及び導体層２６を積層した配線積層体６０を形成する（図８参照）。なお、配線積層体６０において積層金属シート体５４上に位置する領域が、多層配線基板１０の配線積層部３０となる部分である。また、第４層の樹脂絶縁層２４と第３層の樹脂絶縁層２３との間に形成される導体層２６の一部が、ＩＣチップ接続端子４１及びコンデンサ接続端子４２となる。
そして、図９に示されるように、最外層の樹脂絶縁層２４に対してレーザー穴加工を施すことにより複数の開口部３５，３６を形成し、ＩＣチップ接続端子４１及びコンデンサ接続端子４２の上面を露出させる（穴あけ工程）。次いで、過マンガン酸カリウム溶液やＯ２プラズマなどにて各開口部３５，３６内のスミアを除去するデスミア工程を行う。
デスミア工程後、配線積層体６０をダイシング装置（図示略）により切断し、配線積層部３０の周囲領域を除去する（切断工程）。この際、図９に示すように、配線積層部３０とその周囲部６４との境界（図９では矢印で示す境界）において、配線積層部３０の下方にある基材５２（支持基板５０及び下地樹脂絶縁層５１）ごと切断する。この切断によって、樹脂絶縁層２１にて封止されていた積層金属シート体５４の外縁部が露出した状態となる。つまり、周囲部６４の除去によって、下地樹脂絶縁層５１と樹脂絶縁層２１との密着部分が失われる。この結果、配線積層部３０と基材５２とは積層金属シート体５４のみを介して連結した状態となる。
ここで、図１０に示されるように、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、配線積層部３０から基材５２を除去して配線積層部３０（樹脂絶縁層２１）の下面上にある銅箔５５を露出させる（基材除去工程）。その後、配線積層部３０における銅箔５５をサブトラクティブ法でパターニングする（接続端子形成工程）。具体的には、配線積層部３０の上面３１及び下面３２上において、ドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。これにより、配線積層部３０の上面３１にその全面を覆うようにエッチングレジストを形成するとともに、配線積層部３０の下面３２に母基板接続端子４５に対応した所定のパターンのエッチングレジストを形成する。この状態で、配線積層部３０の銅箔５５に対してエッチングによるパターニングを行うことにより、樹脂絶縁層２１上に母基板接続端子４５を形成する。
なおここでは、銅箔５５においてエッチングレジストが設けられていない領域がエッチングによって徐々に溶解除去されていく。つまり、銅箔５５はエッチングレジスト側である下面から徐々に溶解除去される。このため、母基板接続端子４５は下面よりも上面のほうが面積の大きい断面台形状に形成される。そして、配線積層部３０の上面３１及び下面３２に形成されているエッチングレジストを剥離して除去する（図１１参照）。
次に、樹脂絶縁層２１上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７に開口部３８をパターニングする（図１２参照）。
その後、開口部３５から露出しているＩＣチップ接続端子４１の表面（上面）、開口部３６から露出しているコンデンサ接続端子４２の表面（上面）、及び開口部３８から露出している母基板接続端子４５の表面（下面）に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６，４７，４８を形成する（めっき工程）。以上の工程を経ることで図１の多層配線基板１０が製造される。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態の多層配線基板１０では、最外層の樹脂絶縁層２４が内層の樹脂絶縁層２２，２３と同じ熱硬化性の樹脂絶縁材料で形成されている。この場合、フォトリソグラフィ工程ではその最外層の樹脂絶縁層２４に開口部３５，３６を形成することが困難であるが、レーザー穴加工を施すことにより樹脂絶縁層２４に開口部３５，３６を確実に形成することができる。また、ビルドアップ工程後にデスミア工程が実施されるので、最外層の樹脂絶縁層２４の表面粗さを任意の粗さに設定することができる。従って、最外層の樹脂絶縁層２４の表面について、フラックスやアンダーフィルに適した表面粗さを設定することができ、ＩＣチップ等の実装時においてそれらを適度な状態に濡れ広がらせることが可能となる。
（２）本実施の形態では、基材除去工程を行う前の段階でレーザー穴加工による穴あけ工程が実施されている。この場合、基材５２上の配線積層部３０は、比較的強度があるため、反りのない状態に保つことができ、その配線積層部３０における最外層の樹脂絶縁相２４の表面において、各接続端子４１，４２に対応した正確な位置に開口部３５，３６を形成することができる。
（３）本実施の形態における多層配線基板１０の上面３１には、接続対象がＩＣチップであるＩＣチップ接続端子４１と、接続対象がチップコンデンサであるコンデンサ接続端子４２の２種類が存在しており、これら接続端子４１，４２が複数の開口部３５，３６内に配置されている。この各接続端子４１，４２は、上面の高さが最外層の樹脂絶縁層２４の表面よりも低く、かつ、表面側外周部が最外層の樹脂絶縁層２４内に埋まっている。従って、最外層の樹脂絶縁層２４がソルダーレジストとして機能して、各接続端子４１，４２の上面にはんだバンプやはんだフィレットを確実に形成することができる。多層配線基板１０において、ＩＣチップ接続端子４１の端子間隔は狭いため、ＩＣチップ接続端子４１の側面にはんだバンプが膨らむと、端子間のショートが問題となる。これに対して、本実施の形態では、ＩＣチップ接続端子４１の上面のみにはんだバンプが形成されるため、はんだバンプが横方向に膨らむことがなく、端子間のショートを回避することができる。さらに、最外層の樹脂絶縁層２４は、内層の樹脂絶縁層２２，２３と同じ絶縁性に優れたビルドアップ材で形成されるため、ＩＣチップ接続端子４１の間隔を狭くすることができ、多層配線基板１０の高集積化が可能となる。
［第２の実施の形態］
次に、本実施の形態を具体化した第２の実施の形態を図面に基づき説明する。本実施の形態では、多層配線基板１０の製造方法が上記第１の実施の形態と異なる。
先ず、本実施の形態においても、第１の実施の形態と同様に、ビルドアップ工程を行い、基材５２上に積層金属シート体５４、樹脂絶縁層２１〜２４及び導体層２６を積層した配線積層体６０を形成する（図８参照）。
その後、配線積層体６０をダイシング装置（図示略）により切断し、配線積層部３０の周囲領域を除去する（切断工程）。次いで、図１３に示されるように、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、配線積層部３０から基材５２を除去して配線積層部３０（樹脂絶縁層２１）の下面上にある銅箔５５を露出させる（基材除去工程）。
基材除去工程後、配線積層部３０における銅箔５５をサブトラクティブ法でパターニングする（接続端子形成工程）。具体的には、配線積層部３０の下面３２上において、ドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、配線積層部３０の下面３２に母基板接続端子４５に対応した所定のパターンのエッチングレジストを形成する。この状態で、配線積層部３０の銅箔５５に対してエッチングによるパターニングを行うことで、樹脂絶縁層２１上に母基板接続端子４５を形成する。そして、母基板接続端子４５の下面３２に形成されているエッチングレジストを剥離して除去する（図１４参照）。
そして、図１５に示されるように、最外層の樹脂絶縁層２４に対してレーザー穴加工を施すことにより複数の開口部３５，３６を形成し、ＩＣチップ接続端子４１及びコンデンサ接続端子４２の上面を露出させる（穴あけ工程）。次いで、過マンガン酸カリウム溶液やＯ２プラズマなどにて各開口部３５，３６内のスミアを除去するデスミア工程を行う。
次に、樹脂絶縁層２１上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７に開口部３８をパターニングする（図１２参照）。
その後、開口部３５から露出しているＩＣチップ接続端子４１の表面、開口部３６から露出しているコンデンサ接続端子４２の表面、及び開口部３８から露出している母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６，４７，４８を形成する（めっき工程）。以上の工程を経ることで図１の多層配線基板１０が製造される。
このように本実施の形態では、接続端子形成工程において、配線積層部３０の上面３１側の最外層は樹脂絶縁層２４にて覆われており、その樹脂絶縁層２４には開口部３５，３６が設けられていない。従って、樹脂絶縁層２４がエッチングレジストとして機能するため、上面３１側におけるエッチングレジストの形成が不要となり、下面３２上のみにエッチングレジストを設けた状態で母基板接続端子４５をパターン形成することができる。
なお、本発明の各実施の形態は以下のように変更してもよい。
・上記各実施の形態の多層配線基板１０では、配線積層部３０の下面３２にソルダーレジスト３７が形成されていたが、図１６に示す多層配線基板１０Ａのようにソルダーレジスト３７を省略してもよい。また、多層配線基板１０では、ソルダーレジスト３７に形成される開口部３８が母基板接続端子４５よりも小さく、母基板接続端子４５の表面外周部がソルダーレジスト３７内に埋まっていたが、これに限定されるものではない。図１７の多層配線基板１０Ｂのように、開口部３８Ａが母基板接続端子４５よりも大きく、母基板接続端子４５の側面及び下面全体が露出するようソルダーレジスト３７を形成してもよい。なお、多層配線基板１０Ａ，１０Ｂは、母基板接続端子４５の下面及び側面をめっき層４８で覆った構造を有している。従って、母基板接続端子４５の下面及び側面に比較的大きなはんだフィレットを形成することができ、母基板との接続強度を十分に確保することができる。また、多層配線基板１０Ａでは、ソルダーレジスト３７が形成されていないので、各樹脂絶縁層２１〜２４とソルダーレジスト３７との熱膨張係数差に起因して生じる多層配線基板１０Ａの反りを回避することができる。
・上記各実施の形態の多層配線基板１０では、最外層の樹脂絶縁層２４に形成される開口部３５，３６が各接続端子４１，４２よりも小さく、各接続端子４１，４２の表面外周部が樹脂絶縁層２４内に埋まっていたが、これに限定されるものではない。例えば、図１８の多層配線基板１０Ｃのように、開口部３６Ａがコンデンサ接続端子４２よりも大きく、コンデンサ接続端子４２の上面及び側面全体が露出するよう樹脂絶縁層２４を形成してもよい。多層配線基板１０Ｃは、コンデンサ接続端子４２の上面及び側面をめっき層４７で覆った構造を有している。従って、コンデンサ接続端子４２の上面及び側面に比較的大きなはんだフィレットを形成することができ、チップコンデンサとの接続強度を十分に確保することができる。
さらに、図１９の多層配線基板１０Ｄのように、開口部３５ＡがＩＣチップ接続端子４１よりも大きく、ＩＣチップ接続端子４１の上面及び側面全体が露出するよう樹脂絶縁層２４を形成してもよい。この多層配線基板１０Ｄは、ＩＣチップ接続端子４１の上面及び側面に比較的大きなはんだバンプを形成することができ、ＩＣチップとの接続強度を十分に確保することができる。
・上記各実施の形態において、穴あけ工程では、最外層の絶縁樹脂層２４に複数の開口部３５，３６を形成し、ＩＣチップ接続端子４１及びコンデンサ接続端子４２を露出させるようにしていたがこれに限定されるものではない。例えば、穴あけ工程において、各接続端子４１，４２に加えて、各接続端子以外の導体層２６（具体的にはアライメントマーク）を露出させるようにしてもよい。さらに、アライメントマーク以外にシリアルナンバー、方向識別マーク等の導体層２６を露出させるようにしてもよい。
・上記各実施の形態では、穴あけ工程の直後にデスミア工程を行うようにしたが、ソルダーレジスト３７の形成後にデスミア工程を行うように変更してもよい。
・上記各実施の形態では、複数の樹脂絶縁層２１〜２４に形成される複数の導体層２６は、下面３２側から上面３１側に向かうに従って拡径したビア導体３４により互いに接続されていたが、これに限定されるものではない。複数の樹脂絶縁層２１〜２４に形成されるビア導体３４は同一方向に拡径した形状であればよく、上面３１側から下面３２側に向かうに従って拡径したビア導体により、複数の導体層２６を互いに接続してもよい。
・上記各実施の形態では、各接続端子４１，４２，４５を被覆するめっき層４６，４７，４８は、ニッケル−金めっき層であったが、銅以外のめっき層であればよく、例えば、ニッケル−パラジウム−金めっき層などの他のめっき層に変更してもよい。
次に、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
（１）同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側のいずれかに向うに従って拡径したビア導体により互いに接続されている多層配線基板の製造方法であって、一対の金属箔を互いに剥離可能な状態で片面に積層配置してなる基材上にて、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、最外層の樹脂絶縁層に対してレーザー穴加工を施すことにより複数の開口部を形成し、前記第１主面側接続端子を露出させる穴あけ工程と、前記ビルドアップ工程後、前記一対の金属箔を互いに剥離することで前記基材を除去して前記金属箔を露出させる基材除去工程と、前記穴あけ工程後、前記開口部内のスミアを除去するデスミア工程とを含むことを特徴とする多層配線基板の製造方法。
１０，１０Ａ〜１０Ｄ…多層配線基板
２１〜２４…樹脂絶縁層
２６…導体層
３０…積層構造体としての配線積層部
３１…第１主面としての上面
３２…第２主面としての下面
３３…ビア導体
３５，３６…開口部
４１…ＩＣチップ接続端子
４２…受動部品接続端子としてのコンデンサ接続端子
４５…第２主面側接続端子としての母基板接続端子
４６，４７…めっき層
５２…基材
５５…金属箔としての銅箔

Claims (7)

  1. 同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側のいずれかに向うに従って拡径したビア導体により互いに接続されている多層配線基板の製造方法であって、
    金属箔を剥離可能な状態で片面に積層配置してなる基材上にて、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、
    最外層の樹脂絶縁層に対してレーザー穴加工を施すことにより複数の開口部を形成し、前記第１主面側接続端子を露出させる穴あけ工程と、
    前記穴あけ工程後、前記開口部内のスミアを除去するデスミア工程と、
    前記ビルドアップ工程後、前記基材を除去して前記金属箔を露出させる基材除去工程と
    を含むことを特徴とする多層配線基板の製造方法。
  2. 前記最外層の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体としたビルドアップ材を用いて形成する
    ことを特徴とする請求項１に記載の多層配線基板の製造方法。
  3. 前記基材除去工程後、前記第１主面の全面を覆うエッチングレジストを設けた状態で前記第２主面側接続端子を形成する接続端子形成工程と、
    前記エッチングレジストを除去して前記第１主面側接続端子を露出させるレジスト除去工程と
    を含むことを特徴とする請求項１または２に記載の多層配線基板の製造方法。
  4. 前記基材除去工程後、前記第２主面上にエッチングレジストを設けた状態で前記金属箔をサブトラクティブ法でパターニングすることによって、前記第２主面側接続端子を形成する接続端子形成工程と、
    前記接続端子形成工程後に実施される前記穴あけ工程と
    を含むことを特徴とする請求項１または２に記載の多層配線基板の製造方法。
  5. 前記穴あけ工程は、前記第１主面側接続端子を露出させるとともに、接続端子以外の前記導体層を露出させる請求項１乃至４のいずれか１項に記載の多層配線基板の製造方法。
  6. 同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側のいずれかの方向に向うに従って拡径したビア導体により互いに接続されている多層配線基板であって、
    前記複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体とした同じビルドアップ材を用いて形成され、
    前記積層構造体の前記第１主面側において露出状態にある最外層の樹脂絶縁層には複数の開口部が形成され、
    前記第１主面には、接続対象がＩＣチップであるＩＣチップ接続端子及び接続対象が受動部品であり前記ＩＣチップ接続端子よりも面積の大きい受動部品接続端子の２種類が、前記第１主面側接続端子として存在するとともに、前記複数の開口部内には複数の前記ＩＣチップ接続端子が配置されるとともに、前記複数のＩＣチップ接続端子は、上面の高さが前記最外層の樹脂絶縁層の表面よりも低く、かつ、表面側外周部が前記最外層の樹脂絶縁層内に埋まっている
    ことを特徴とする多層配線基板。
  7. 前記受動部品接続端子は、主体をなす銅層の上面及び側面を銅以外のめっき層で覆った構造を有し、前記ＩＣチップ接続端子は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有している
    ことを特徴とする請求項６に記載の多層配線基板。
JP2009296911A 2009-12-28 2009-12-28 多層配線基板の製造方法及び多層配線基板 Pending JP2011138869A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009296911A JP2011138869A (ja) 2009-12-28 2009-12-28 多層配線基板の製造方法及び多層配線基板
CN201010623075.7A CN102111968B (zh) 2009-12-28 2010-12-27 多层布线基板的制造方法及多层布线基板
TW099145997A TWI475940B (zh) 2009-12-28 2010-12-27 多層配線基板之製造方法及多層配線基板
KR1020100135649A KR101375998B1 (ko) 2009-12-28 2010-12-27 다층 배선기판의 제조방법 및 다층 배선기판
US12/979,474 US8707554B2 (en) 2009-12-28 2010-12-28 Method of manufacturing multilayer wiring substrate
US14/224,216 US20140202740A1 (en) 2009-12-28 2014-03-25 Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296911A JP2011138869A (ja) 2009-12-28 2009-12-28 多層配線基板の製造方法及び多層配線基板

Publications (1)

Publication Number Publication Date
JP2011138869A true JP2011138869A (ja) 2011-07-14

Family

ID=44175942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009296911A Pending JP2011138869A (ja) 2009-12-28 2009-12-28 多層配線基板の製造方法及び多層配線基板

Country Status (5)

Country Link
US (2) US8707554B2 (ja)
JP (1) JP2011138869A (ja)
KR (1) KR101375998B1 (ja)
CN (1) CN102111968B (ja)
TW (1) TWI475940B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111923A1 (ko) * 2014-01-22 2015-07-30 엘지이노텍 주식회사 매립형 인쇄회로기판
JP2017017303A (ja) * 2015-06-30 2017-01-19 旭徳科技股▲ふん▼有限公司 パッケージ基板およびその製造方法
CN109841589A (zh) * 2017-11-28 2019-06-04 三星电机株式会社 载体基板及其制造方法以及制造半导体封装件的方法
JP2019169596A (ja) * 2018-03-23 2019-10-03 京セラ株式会社 配線基板
JP2024026842A (ja) * 2019-11-12 2024-02-28 日東電工株式会社 配線回路基板およびその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN102427684B (zh) * 2011-11-08 2014-04-23 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013211519A (ja) 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP6166525B2 (ja) * 2012-06-18 2017-07-19 太陽誘電株式会社 電子部品の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
CN104066275A (zh) * 2013-03-21 2014-09-24 毅嘉科技股份有限公司 用于电路板绝缘保护层的开口方法
WO2015023162A1 (ko) * 2013-08-16 2015-02-19 주식회사 엘지화학 전도성 기판 및 이의 제조방법
KR101516078B1 (ko) * 2013-09-16 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) * 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
KR20170041161A (ko) * 2015-09-10 2017-04-14 대덕전자 주식회사 회로기판 및 제조방법
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
EP3454631B1 (de) * 2017-09-08 2020-03-25 voestalpine Stahl GmbH Verfahren zur herstellung eines elektrischen anschlusskontakts an einem beschichteten blech
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
EP3904285A4 (en) * 2018-12-27 2022-02-23 Sumitomo Electric Industries, Ltd. CARBON NANOTUBE PRODUCTION METHOD, CARBON NANOTUBE ASSEMBLY WIRE PRODUCTION METHOD, CARBON NANOTUBE ASSEMBLY WIRE HARNESS PRODUCTION METHOD, CARBON NANOTUBE PRODUCTION DEVICE, D-WIRE PRODUCTION DEVICE CARBON NANOTUBE ASSEMBLY AND CARBON NANOTUBE ASSEMBLY WIRE HARNESS PRODUCTION DEVICE
CN109743840B (zh) * 2018-12-28 2021-05-25 广州兴森快捷电路科技有限公司 无芯基板及其封装方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
JP7596842B2 (ja) * 2021-02-19 2024-12-10 トヨタ自動車株式会社 配線基板の製造方法
CN113593775B (zh) * 2021-07-30 2023-04-14 长春捷翼汽车科技股份有限公司 一种制造线束的方法及线束
US12266597B2 (en) 2021-12-28 2025-04-01 Texas Instruments Incorporated Multilevel package substrate with stair shaped substrate traces
CN115332117B (zh) * 2022-08-12 2024-09-24 苏州通富超威半导体有限公司 球栅阵列封装方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111536A (ja) * 2002-09-17 2004-04-08 Nec Electronics Corp 多層配線基板の製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2006024699A (ja) * 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151618A (ja) * 2000-11-15 2002-05-24 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003229661A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP3786894B2 (ja) * 2002-04-30 2006-06-14 日本特殊陶業株式会社 配線基板およびその製造方法
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
JP2006196768A (ja) 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US20070157174A1 (en) * 2005-12-30 2007-07-05 Boris Gebhardt Debugger with on the fly script generation
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111536A (ja) * 2002-09-17 2004-04-08 Nec Electronics Corp 多層配線基板の製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2006024699A (ja) * 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111923A1 (ko) * 2014-01-22 2015-07-30 엘지이노텍 주식회사 매립형 인쇄회로기판
JP2017017303A (ja) * 2015-06-30 2017-01-19 旭徳科技股▲ふん▼有限公司 パッケージ基板およびその製造方法
CN109841589A (zh) * 2017-11-28 2019-06-04 三星电机株式会社 载体基板及其制造方法以及制造半导体封装件的方法
JP2019102779A (ja) * 2017-11-28 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャリア基板及び上記キャリア基板を用いた半導体パッケージの製造方法
US10438884B2 (en) 2017-11-28 2019-10-08 Samsung Electronics Co., Ltd. Carrier substrate and method of manufacturing semiconductor package using the same
US10790224B2 (en) 2017-11-28 2020-09-29 Samsung Electronics Co., Ltd. Carrier substrate and method of manufacturing semiconductor package using the same
CN109841589B (zh) * 2017-11-28 2023-07-11 三星电子株式会社 载体基板及其制造方法以及制造半导体封装件的方法
JP2019169596A (ja) * 2018-03-23 2019-10-03 京セラ株式会社 配線基板
JP7133329B2 (ja) 2018-03-23 2022-09-08 京セラ株式会社 配線基板
JP2024026842A (ja) * 2019-11-12 2024-02-28 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
KR101375998B1 (ko) 2014-03-19
TW201132268A (en) 2011-09-16
TWI475940B (zh) 2015-03-01
US20110155443A1 (en) 2011-06-30
CN102111968B (zh) 2014-03-26
KR20110076804A (ko) 2011-07-06
US20140202740A1 (en) 2014-07-24
US8707554B2 (en) 2014-04-29
CN102111968A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5566720B2 (ja) 多層配線基板及びその製造方法
JP5504149B2 (ja) 多層配線基板
JP5623308B2 (ja) 多層配線基板及びその製造方法
TWI414221B (zh) 多層配線基板及其製造方法
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
KR101281410B1 (ko) 다층 배선기판
JP5566771B2 (ja) 多層配線基板
JP5606268B2 (ja) 多層配線基板の製造方法
JP5587139B2 (ja) 多層配線基板
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
JP5462777B2 (ja) 多層配線基板の製造方法
JP2011181542A (ja) 多層配線基板及びその製造方法
JP5638269B2 (ja) 多層配線基板
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119