TW202010087A

TW202010087A - 具有浮接基極之矽控整流器

Info

Publication number: TW202010087A
Application number: TW108124993A
Authority: TW
Inventors: 葉致廷; 莊哲豪
Original assignee: 晶焱科技股份有限公司
Priority date: 2018-08-13
Filing date: 2019-07-16
Publication date: 2020-03-01
Also published as: US20210288044A1; US11056481B2; TWI722487B; US20200051971A1; US11476243B2; CN109599436A

Abstract

一種具有浮接基極之矽控整流器，至少包括一第一導電型層、一形成於第一導電型層中之第二導電型井型區、一形成於第二導電型井型區中之第一導電型重摻雜區、以及一形成於第一導電型層中之第二導電型重摻雜區。其中，第一導電型重摻雜區係電性耦接第一節點，第二導電型重摻雜區係電性耦接第二節點，且第一導電型係與第二導電型相異。當第一導電型為N型時，第二導電型係為P型。反之，當第一導電型為P型時，第二導電型係為N型。藉由本發明之設計，此種具有浮接基極之矽控整流器，其電性特徵係表現如一正向二極體，並可具有較低之輸入電容。

Description

具有浮接基極之矽控整流器

本發明係有關於一種矽控整流器，特別是其基極係為浮接之矽控整流器。

隨著現今科技的快速發展，積體電路（integrated circuit，IC）係已被廣泛地應用於各類電子元件中。然而，在這些電子元件於測試、組裝、以及操作過程中，常會遭遇到靜電放電（Electro Static discharge，ESD）的問題，進而對其內部之積體電路造成相當的損傷及威脅。一般而言，請參考第1A圖所示，其係為先前技術對核心電路進行靜電防護之示意圖，如第1A圖所示，靜電防護元件12係為本領域具通常知識者，在設計積體電路之佈局時相當重要之存在，其係可用以防止一被保護元件24免於遭受靜電放電事件，舉例來說，此類被保護元件24例如可為易被靜電放電事件所破壞之核心電路。

在現有技術中，先前資料已有許多相關之文獻，皆有揭露矽控整流器（silicon controlled rectifier ，SCR）係為一種相當常見可用以進行靜電防護之元件，舉例來說，包括：美國專利US 6,172,403揭露「一種係以浮接基極之電晶體驅動之靜電防護電路（An electrostatic discharge protection circuit triggered by a transistor having a floating base）」，美國專利US 7,834,378揭露「一種係以電源偏壓控制之矽控整流器（A SCR controlled by the power bias）」，以及美國專利US 9,130,010揭露「抗閂鎖之矽控整流器裝置（latch-up robust SCR-based devices）」。上述這些先前專利之設計目的皆旨在解決這些當靜電放電事件發生時，作為其防護元件之矽控整流器的閂鎖（latch-up）問題。

然而，審視該些先前專利後可以發現，該些先前技術所揭露之電路，其靜電放電路徑都係由一輸入輸出接腳（I/O pin）導至一低電壓準位（V_ss ）。除此之外，該些專利中所使用到的矽控整流器，其基極通常會被耦接至一特定準位，例如V_ss ，換句話說，在此情況下，其基極係不為浮接的。如此一來，在互補式金屬氧化物半導體之晶片電路佈局中，其常見的閂鎖效應係無法有效地被抑制，同時，其輸入電容亦會維持相當地高。

緣是，考量到現有技術存在之諸多缺失，故，本發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種創新之矽控整流器結構，其具體之架構及實施方式將詳述於下。

為解決習知技術存在的問題，本發明之一目的係在於提出一種創新之具有浮接基極之矽控整流器（floating base silicon controlled rectifier）。藉由本發明之設計，其係可適於次微米互補式金氧半電晶體之超大型積體電路（submicron CMOS VLSI）技術中，有效連接於V_DD 至V_ss 間之箝位電路的全晶片靜電防護設計（whole-chip ESD），並且同時降低其輸入電容值。

為達到本發明之發明目的，本發明係揭露一種具有浮接基極之矽控整流器，包括：一第一導電型層、一形成於該第一導電型層中之第二導電型井型區、一第一導電型重摻雜區、以及一第二導電型重摻雜區。其中，第一導電型重摻雜區係電性耦接於一第一節點，且第一導電型重摻雜區係形成於第二導電型井型區中。第二導電型重摻雜區係電性耦接於一第二節點，且第二導電型重摻雜區係形成於該第一導電型層中。

根據本發明之實施例，其中所述之第一導電型與第二導電型係為相異之導電型態。舉例來說，當第一導電型為P型時，第二導電型係為N型。在一實施例中，則所述之第一導電型層係可為一P型基板。在另一實施例中，第一導電型層或者可為一P型磊晶層，且該P型磊晶層更可形成於一N型重摻雜基板上。

另一方面而言，根據本發明之實施例，當其中所述之第一導電型為N型時，則第二導電型係為P型。在一實施例中，則所述之第一導電型層係可為一N型基板。在另一實施例中，第一導電型層或者可為一N型磊晶層，且該N型磊晶層更可形成於一P型重摻雜基板上。

更進一步而言，本發明所揭示之第一導電型層中更可形成有一第一導電型井型區，使得該第二導電型重摻雜區係形成於此第一導電型井型區中。在此種實施例中，則所述之第一導電型層係可為P型或N型。

再者，本發明所揭露之具有浮接基極之矽控整流器，係可適於次微米互補式金氧半電晶體之超大型積體電路技術中，作為有效連接於V_DD 至V_ss 間之箝位電路的全晶片靜電防護設計。此種全晶片靜電防護設計的架構係包括一側向二極體結構，其係包括至少二個串接之二極體D_p , D_n 。緣此，根據本發明所揭示之任一實施例，則所述之具有浮接基極之矽控整流器係可用以取代全晶片靜電防護設計中之該等二極體其中之至少一者，或同時取代兩者，則皆可用以實施本發明之發明目的。

底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。本發明之實施例將藉由下文配合相關圖式進一步加以解說，並盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。

以下本發明所揭露之技術特徵與方法手段，係用以使本領域具備通常知識者能根據本發明所揭露之技術思想了解、製造、與使用本發明。然而，該些實施並不能用以限制本發明之發明範疇。本領域具通常知識者在參閱以下本發明之詳細說明後，當可在不超過本發明之發明範圍內自行變化與修飾，而皆應隸屬於本發明之發明範疇。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

為了有效克服習知技術的諸多缺失，本發明係針對此發明目的提出一種較佳的改良設計，其係為一種具有浮接基極之矽控整流器（floating base silicon controlled rectifier），可適於次微米互補式金氧半電晶體之超大型積體電路（submicron CMOS VLSI）技術中，有效連接於V_DD 至V_ss 間之箝位電路的全晶片靜電防護設計（whole-chip ESD）。

首先，請參閱第1B圖，其係為根據本發明一全晶片靜電防護設計之示意圖，如第1B圖所示，一內部電路1（例如：一核心電路）係電性連接於一高電壓準位V_DD 與接地端GND之間，並且，一靜電放電箝位電路2係並聯於該內部電路1。二組側向二極體結構3亦電性連接於高電壓準位V_DD 與接地端GND之間，並與該內部電路1和靜電放電箝位電路2並聯，由此形成一靜電防護架構。根據本發明之實施例，側向二極體結構3中包括至少二個串接之二極體D_p , D_n ，並且一輸入輸出接腳（I/O pin ）4係耦接於此兩個二極體D_p , D_n 之連接處，以藉由輸入輸出接腳4進行訊號之輸入與輸出。

請參閱第2圖，其係為第1B圖中之側向二極體結構係以先前技術佈局之詳細示意圖。如第2圖所示，一N型井型區（NW）22係形成於一P型基板20中，且P型基板20中更形成有一P型重摻雜區（P+）30與一N型重摻雜區（N+）32，其中P型重摻雜區30與N型重摻雜區32係各自電性耦接於接地端GND與輸入輸出接腳4。另一方面，N型井型區22中係形成有另一P型重摻雜區（P+）34與N型重摻雜區（N+）36，且P型重摻雜區34與N型重摻雜區36係各自電性耦接於輸入輸出接腳4與高電壓準位V_DD 。由此，如圖所示，P型重摻雜區30、P型基板20、以及N型重摻雜區32係形成二極體D_n ，而P型重摻雜區34、N型井型區22、P型基板20、以及N型重摻雜區36係形成二極體D_p 。請同時參照第1B圖與第2圖，可以看出當一正向脈衝係經由輸入輸出接腳4輸入此電路時，其靜電防護設計之放電路徑係由二極體D_p 以及靜電放電箝位電路2所組成。然而，當現有技術揭露之此種矽控整流器配置於輸入輸出接腳4與接地端GND之間時，基於其結構存在有接面電容值過高之問題，此種電路表現出來的電流-電壓特性圖係會如第3圖所示，實係為一種傳統矽控整流器之電性特徵。有鑑於此，為了改良現有技術如第2圖所存在之缺失，本發明旨在提供一種具有低電容之浮接基極的矽控整流器結構，茲詳細說明如後。

請參閱第4圖，其係為根據本發明實施例具有浮接基極之矽控整流器之示意圖，如第4圖所示，此種具有浮接基極之矽控整流器11包括一第一導電型層100、一形成於該第一導電型層100中之第二導電型井型區200、一第一導電型重摻雜區300、以及一第二導電型重摻雜區400。其中，第一導電型重摻雜區300係電性耦接於一第一節點A，且第一導電型重摻雜區300係形成於第二導電型井型區200中。第二導電型重摻雜區400係電性耦接於一第二節點B，且第二導電型重摻雜區400係形成於該第一導電型層100中。根據本發明之實施例，所述之第一導電型例如可為P型或N型。

第5A圖係為根據本發明較佳第一實施例之示意圖，其中所述之第一導電型為P型，且第二導電型為N型。在此第一實施例中，所述之該第一導電型層100係為一P型基板，第二導電型井型區200係為一N型井型區（NW），第一導電型重摻雜區300係為一P型重摻雜區（P+），第二導電型重摻雜區400係為一N型重摻雜區（N+）。

另一方面而言，根據本發明之第二實施例，則所述之第一導電型亦可選擇為N型，其示意圖係如第5B圖所示。在此第二實施例中，則所述之第一導電型為N型，且第二導電型為P型。在此情況下，則所述之該第一導電型層100係為一N型基板，第二導電型井型區200係為一P型井型區（PW），第一導電型重摻雜區300係為一N型重摻雜區（N+），第二導電型重摻雜區400係為一P型重摻雜區（P+）。

再一方面而言，第5C圖係為根據本發明較佳第三實施例之示意圖，在第5C圖中所揭露之具有浮接基極之矽控整流器11’除了包括有前述之第一導電型層100、第二導電型井型區200、第一導電型重摻雜區300、以及第二導電型重摻雜區400，更包括有一第一導電型井型區500。其中，此第一導電型井型區500係形成於第一導電型層100中，且第二導電型重摻雜區400係形成於第一導電型井型區500中。值得說明的是，在此種第二導電型井型區200與第一導電型井型區500同時配置的情況下，則所述之第一導電型層100例如可像第6A圖所示，以一P型基板實現之；抑或可像第6B圖所示，以一N型基板實現之，則二者皆可用以實施本發明之發明目的。

第7圖係為根據本發明實施例具有浮接基極之矽控整流器之電流-電壓特性圖，與第3圖相較之下，可以明顯看出，本發明所揭露之具有浮接基極之矽控整流器，其電性特徵係表現如一正向二極體（forward diode），具有極小（約0.7至1.0伏特）之開啟電壓，甚者，本發明所揭露之具有浮接基極之矽控整流器更可在維持相同之靜電放電路徑的情況下，大幅地降低現有技術中過高輸入電容之問題，並維持在一較低電容值。

在以上之詳細說明中，本發明揭露了如第5A圖、第5B圖、第6A圖、以及第6B圖等至少四種不同的實施態樣來詳細闡述本發明具有浮接基極之矽控整流器之電路架構。以下，我們將接著針對如何將此種具有浮接基極之矽控整流器成功地整合於具有箝位電路的全晶片靜電防護設計中，作一詳盡之說明如下。

請參閱第8圖所示，其係為第1B圖全晶片靜電防護設計中之側向二極體結構係以本發明之實施例實現之詳細示意圖。將此第8圖與第2圖比較可以明顯看出，二極體D_p , D_n 係同時被改良，更進一步而言，也就是說二極體D_p , D_n 係同時以本發明所揭露之第5B圖之具有浮接基極之矽控整流器所取代之。

甚者，本發明所揭露之電路架構更可進一步地應用於隔離結構中，例如：溝槽（trench）、深井型區（deep well）、以及絕緣層上覆矽（Silicon-on-Insulator，SOI）等技術。第9圖係為根據第8圖之應用架構，其係使用一N型磊晶層（N epi）90取代第8圖中之N型基板，同時將此N型磊晶層90形成於一P型重摻雜基板（P+ substrate）92上。P型重摻雜基板92中更形成有複數個溝槽91, 93, 95，且為形成電性隔離，每一溝槽91, 93, 95之深度係不小於N型磊晶層90之深度。

同樣地，請參閱第10圖所示，其係為第1B圖全晶片靜電防護設計中之側向二極體結構係以本發明另一實施例實現之詳細示意圖。將此第10圖與第2圖比較可以明顯看出，二極體D_p , D_n 係同時被改良，更進一步而言，也就是說二極體D_p , D_n 係同時以本發明所揭露之第5A圖之具有浮接基極之矽控整流器所取代之。

類似地，本發明所揭露之電路架構更可進一步地應用於隔離結構中，例如：溝槽（trench）、深井型區（deep well）、以及絕緣層上覆矽（Silicon-on-Insulator，SOI）等技術。第11圖係為根據第10圖之應用架構，其係使用一P型磊晶層（P epi）110取代第10圖中之P型基板，同時將此P型磊晶層110形成於一N型重摻雜基板（N+ substrate）120上。N型重摻雜基板120中更形成有複數個溝槽91a, 93a, 95a，且為形成電性隔離，每一溝槽91a, 93a, 95a之深度係不小於P型磊晶層110之深度。

根據本發明，我們如上已揭露有如第8圖、第9圖、第10圖、以及第11圖等至少四種不同的實施態樣來詳細闡述：全晶片靜電防護設計中之二極體D_p , D_n 係可以本發明所揭示之具有浮接基極之矽控整流器來實現之。惟值得注意的是，本發明並不以此為限。換言之，當本發明所揭露之結構應用於全晶片靜電防護設計中時，本案所發明之具有浮接基極之矽控整流器係可選擇性地僅取代二極體D_p , D_n 其中之一者，抑或是同時取代二極體D_p , D_n 二者。本領域具通常知識者在詳閱並理解本發明之技術內容後，當可在不超過本發明之發明範圍內自行變化與修飾，而皆應隸屬於本發明之發明範疇。

綜上所陳，本發明確實揭露了一種前所未見之具有浮接基極之矽控整流器結構，係兼具有其新穎性與進步性等專利要件。此種具有浮接基極之矽控整流器結構，其電性特徵係表現如一正向二極體，並且具有極小（約0.7至1.0伏特）之開啟電壓。當應用於次微米互補式金氧半電晶體之超大型積體電路（submicron CMOS VLSI）技術中時，更可有效連接於V_DD 至V_ss 間之箝位電路的全晶片靜電防護設計中，成功改良先前技術之側向二極體結構，例如以本發明之具有浮接基極之矽控整流器結構取代二極體D_p , D_n 其中之任一者，抑或同時取代二極體D_p , D_n 二者，則皆可實現本發明之發明目的。

再者，與先前技術相較之下，此種電路設計之輸入電容亦可成功地降低，而維持在一較低的電容值。除此之外，本發明所揭露之電路更可進一步地整合於其他各領域，例如：溝槽、深井型區、以及絕緣層上覆矽等製程技術之隔離結構中。緣是，申請人認為本發明在未來科技、產業、及研究領域的發展上係為獨樹一格、有效率、且極具高度競爭力者，其應具備專利要件，祈貴審查委員詳鑒之。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

1‧‧‧內部電路 2‧‧‧靜電放電箝位電路 3‧‧‧側向二極體結構 4‧‧‧輸入輸出接腳 11,11’‧‧‧具有浮接基極之矽控整流器 12‧‧‧靜電防護元件 20‧‧‧P型基板 22‧‧‧N型井型區 24‧‧‧被保護元件 30‧‧‧P型重摻雜區 32‧‧‧N型重摻雜區 34‧‧‧P型重摻雜區 36‧‧‧N型重摻雜區 90‧‧‧N型磊晶層 91, 91a, 93, 93a, 95, 95a‧‧‧溝槽 92‧‧‧P型重摻雜基板 100‧‧‧第一導電型層 110‧‧‧P型磊晶層 120‧‧‧N型重摻雜基板 200‧‧‧第二導電型井型區 300‧‧‧第一導電型重摻雜區 400‧‧‧第二導電型重摻雜區 500‧‧‧第一導電型井型區

第1A圖係為先前技術對核心電路進行靜電防護之示意圖。第1B係為根據本發明一全晶片靜電防護設計之示意圖。第2圖係為第1B圖中之側向二極體結構係以先前技術佈局之詳細示意圖。第3圖係為一傳統矽控整流器之電流-電壓特性圖。第4圖係為根據本發明實施例具有浮接基極之矽控整流器之示意圖。第5A圖係為根據本發明較佳第一實施例之具有浮接基極之矽控整流器，其第一導電型層係為P型基板之示意圖。第5B圖係為根據本發明較佳第二實施例之具有浮接基極之矽控整流器，其第一導電型層係為N型基板之示意圖。第5C圖係為根據本發明較佳第三實施例之具有浮接基極之矽控整流器之示意圖。第6A圖係為根據本發明較佳第四實施例之具有浮接基極之矽控整流器之示意圖。第6B圖係為根據本發明較佳第五實施例之具有浮接基極之矽控整流器之示意圖。第7圖係為根據本發明實施例具有浮接基極之矽控整流器之電流-電壓特性圖。第8圖係為第1B圖全晶片靜電防護設計中之側向二極體結構係以本發明之實施例實現之詳細示意圖。第9圖係為根據第8圖之應用架構，其第一導電型層係為N型磊晶層之示意圖。第10圖係為第1B圖全晶片靜電防護設計中之側向二極體結構係以本發明另一實施例實現之詳細示意圖。第11圖係為根據第10圖之應用架構，其第一導電型層係為P型磊晶層之示意圖。

11’‧‧‧具有浮接基極之矽控整流器

100‧‧‧第一導電型層

200‧‧‧第二導電型井型區

300‧‧‧第一導電型重摻雜區

400‧‧‧第二導電型重摻雜區

500‧‧‧第一導電型井型區

Claims

一種具有浮接基極之矽控整流器，包括：一第一導電型層；一第二導電型井型區，係形成於該第一導電型層中；一第一導電型重摻雜區，係形成於該第二導電型井型區中，且該第一導電型重摻雜區係電性耦接於一第一節點；以及一第二導電型重摻雜區，係形成於該第一導電型層中，且該第二導電型重摻雜區係電性耦接於一第二節點。
如請求項 1所述之具有浮接基極之矽控整流器，其中當該第一導電型係為P型時，該第二導電型係為N型。
如請求項2所述之具有浮接基極之矽控整流器，其中該第一導電型層係為一P型基板。
如請求項1所述之具有浮接基極之矽控整流器，更包括一第一導電型井型區，該第一導電型井型區係形成於該第一導電型層中，且該第二導電型重摻雜區係形成於該第一導電型井型區中。
如請求項 4所述之具有浮接基極之矽控整流器，其中該第一導電型層係可為一P型基板或一N型基板。
如請求項1所述之具有浮接基極之矽控整流器，其中當該第一導電型係為N型時，該第二導電型係為P型。
如請求項6所述之具有浮接基極之矽控整流器，其中該第一導電型層係為一N型基板。
如請求項6所述之具有浮接基極之矽控整流器，更包括一第一導電型井型區，該第一導電型井型區係形成於該第一導電型層中，且該第二導電型重摻雜區係形成於該第一導電型井型區中。
如請求項8所述之具有浮接基極之矽控整流器，其中該第一導電型層係可為一P型基板或一N型基板。
如請求項2所述之具有浮接基極之矽控整流器，其中該第一導電型層係可為一P型磊晶層，且該P型磊晶層更可形成於一N型重摻雜基板上。
如請求項10所述之具有浮接基極之矽控整流器，其中該N型重摻雜基板中更形成有複數個溝槽，每一該溝槽之深度係不小於該P型磊晶層。
如請求項6所述之具有浮接基極之矽控整流器，其中該第一導電型層係可為一N型磊晶層，且該N型磊晶層更可形成於一P型重摻雜基板上。
如請求項12所述之具有浮接基極之矽控整流器，其中該P型重摻雜基板中更形成有複數個溝槽，每一該溝槽之深度係不小於該N型磊晶層。
一種利用請求項1所形成之側向二極體結構，適於全晶片靜電防護設計，該側向二極體結構包括至少二個串接之二極體，其中，該至少二個串接之二極體係電性連接於一高電壓準位與一接地端之間，一輸入輸出接腳係耦接於該至少二個串接之二極體之連接處，且該至少二個串接之二極體其中之至少一者係為該具有浮接基極之矽控整流器。