[go: up one dir, main page]

TW201929212A - 畫素陣列基板及其製造方法 - Google Patents

畫素陣列基板及其製造方法 Download PDF

Info

Publication number
TW201929212A
TW201929212A TW106143799A TW106143799A TW201929212A TW 201929212 A TW201929212 A TW 201929212A TW 106143799 A TW106143799 A TW 106143799A TW 106143799 A TW106143799 A TW 106143799A TW 201929212 A TW201929212 A TW 201929212A
Authority
TW
Taiwan
Prior art keywords
layer
pad
light emitting
electrode
pixel array
Prior art date
Application number
TW106143799A
Other languages
English (en)
Other versions
TWI706554B (zh
Inventor
俞方正
蔡正曄
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106143799A priority Critical patent/TWI706554B/zh
Priority to CN201810112681.9A priority patent/CN108336077A/zh
Priority to US16/183,719 priority patent/US10811580B2/en
Publication of TW201929212A publication Critical patent/TW201929212A/zh
Priority to US17/035,700 priority patent/US11322670B2/en
Application granted granted Critical
Publication of TWI706554B publication Critical patent/TWI706554B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

一種畫素陣列基板，具有多個子畫素區，其中單一個子畫素區內之一畫素結構包括第一訊號線、第二訊號線、一第一訊號線、第一接墊、第二接墊、發光二極體、第一導電結構以及助銲結構層。第一接墊與第二接墊分別電性連接至第一訊號線與第二訊號線。發光二極體位於第一接墊上。第一導電結構至少部份位於第一接墊與發光二極體的第一電極之間。助銲結構層至少部份環繞第一導電結構與發光二極體。助銲結構層的頂部高於第一電極的頂面且低於發光二極體的發光層的底面。

Description

畫素陣列基板及其製造方法
本發明是有關於一種畫素陣列基板，且特別是有關於一種具有助銲結構層的畫素陣列基板。
目前，在一般常見的液晶顯示器中，發光二極體扮演著提供背光光源的角色，並能用液晶做為光線的開關。隨著科技的進展，顯示技術逐漸由背光形態轉成自發光型態。微型發光二極體顯示器還具有高亮度、低能耗、高解析度與高色彩飽和度等優點。
然而，微型發光二極體顯示器的發展還有許多技術瓶頸待克服，其中又以「巨量轉移」（Mass Transfer）技術最為關鍵。巨量轉移技術是將微型發光二極體自生長基板上轉移至畫素陣列基板上的技術。由於要同時轉移大量的微型發光二極體，微型發光二極體對位的準確性格外的重要。在現有技術中，微型發光二極體時常在轉置的過程中偏移，導致畫素陣列基板上的微型發光二極體不能正常運作。因此，目前亟需一種可以解決前述問題的方法。
本發明提供一種畫素陣列基板，可以增加微型發光二極體正確電性連接至接墊的機率。
本發明提供一種畫素陣列基板的製造方法，可以增加微型發光二極體正確電性連接至接墊的機率。
本發明的一種畫素陣列基板，具有多個子畫素區，其中單一個子畫素區內之一畫素結構包括第一訊號線、第二訊號線、第一接墊、第二接墊、發光二極體、第一導電結構以及助銲結構層。第一訊號線以及第二訊號線位於基板上。第一接墊與第二接墊分別電性連接至第一訊號線與第二訊號線。發光二極體位於第一接墊上。發光二極體包括第一半導體層、第二半導體層、發光層以及第一電極。發光層位於第一半導體層與第二半導體層之間。第一電極位於第一半導體層與第一接墊之間。第一導電結構至少部份位於第一接墊與第一電極之間。助銲結構層，於基板垂直投影方向上至少部份環繞第一導電結構與發光二極體。助銲結構層具有頂部，頂部高於第一電極的頂面且低於發光層的底面。
本發明的一種畫素陣列基板的製造方法，包括：提供基板，具有多個子畫素區，其中各子畫素區上具有第一接墊與第二接墊。分別形成第一導電材料於各第一接墊上。於基板上形成助銲材料層，助銲材料層至少部份覆蓋各第一導電材料，其中助銲材料層具有一軟化溫度，軟化溫度低於第一導電材料之熔點溫度。設置多個發光二極體於助銲材料層上，其中發光二極體分別對應於各第一接墊上之各第一導電材料。加熱基板以使助銲材料層達到軟化溫度。加熱基板，使各該第一導電材料達到該熔點溫度，以形成一第一導電結構，各第一導電結構與對應的發光二極體之第一電極電性連接，其中各第一導電結構電性連接對應的第一接墊。
本發明之目的之一為增加發光二極體正確電性連接至接墊的機率。
本發明之目的之一為降低畫素區域的反光問題，進而提升顯示品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的畫素陣列基板10的上視示意圖。圖2A~圖2G是依照本發明的一實施例的畫素陣列基板的製造流程的剖面示意圖。舉例來說，圖2A~圖2G是圖1剖線AA’的剖面的製造流程的示意圖。其中圖1省略繪示了部分構件。
請參考圖1，畫素陣列基板10包括基板100。基板100具有子畫素區PX，子畫素區PX內設置有畫素結構。雖然圖1僅繪示一個子畫素區PX，但本發明不以此為限。基板100實際上包括多個子畫素區PX。單一個子畫素區PX之範圍是由相鄰的兩條具有相同作用之傳輸線與相鄰的兩條具有相同作用之導線所定義，傳輸線與導線分別沿不同方向延伸。在本實施例中，單一個子畫素區PX之範圍是由相鄰的兩條掃描線SL以及相鄰的兩條資料線DL所定義出來的。
請同時參考圖1與圖2G，子畫素區PX上之畫素結構包括開關元件T、第一訊號線110、第二訊號線CL、第一接墊P1（繪於圖2G）、第二接墊P2、發光二極體L、第一導電結構140（繪於圖2G）以及助銲結構層150。
開關元件T位於基板100上，開關元件T包括閘極G、通道層M、源極S以及汲極D。閘極G與通道層M之間夾有閘極絕緣層（未繪出），且閘極G與掃描線SL電性連接，在本實施例中，閘極G與對應的掃描線SL一體成形，但本發明不以此為限。源極S以及汲極D與通道層M電性連接。源極S與資料線DL電性連接。雖然在本實施例中，開關元件T是以閘極G位於通道層M與基板100之間的底部閘極型薄膜電晶體為例，但本發明不以此為限。開關元件T也可以是通道層M位於閘極G與基板100之間的頂部閘極型薄膜電晶體或是其他類型的開關元件。
第一訊號線110以及第二訊號線CL位於基板100上。在本實施例中，第二訊號線CL與掃描線SL可以是相同的膜層，且於相同的圖案化製程下形成，但本發明不以此為限。第二訊號線CL也可以是其他額外的導電膜層。第一訊號線110與汲極D電性連接；於一些實施例中，第一訊號線110與汲極D也可以是相同的膜層，且於相同的圖案化製程下形成。第一接墊P1（繪於圖2G）與第二接墊P2分別電性連接至第一訊號線110與第二訊號線CL。第一接墊P1與第二接墊P2可以於相同或不同的圖案化製程下形成。
請參考圖2G，發光二極體L位於第一接墊P1上。發光二極體L包括第一半導體層320、第二半導體層340、發光層330、第一電極310以及第二電極350。
請先參考圖2A，第一訊號線110與第二訊號線CL位於基板100上，絕緣層130覆蓋第一訊號線110與第二訊號線CL。第一訊號線110與第二訊號線CL透過絕緣層130中的開口而分別電性連接至第一接墊P1與第二接墊P2。在一些實施例中，第一訊號線110與基板100之間及/或第二訊號線CL與基板100之間可以有其他絕緣層，本發明並未限定第一訊號線110與第二訊號線CL直接與基板100接觸。在一些實施例中，第一訊號線110與絕緣層130之間及/或第二訊號線CL與絕緣層130之間可以有其他絕緣層，本發明並未限定第一訊號線110與第二訊號線CL直接與絕緣層130接觸。在一些實施例中，第一訊號線110與第二訊號線CL可以於不同的製程中形成，意即第一訊號線110與第二訊號線CL可以分別屬於不同的導電膜層。
分別形成第一導電材料140a於每個第一接墊P1上。形成第一導電材料140a的方式例如包括鍍銲（Solder plating）、印刷或其他合適的方法。
請參考圖2B，於基板100上形成助銲材料層150a，助銲材料層150a至少部份覆蓋第一導電材料140a，其中助銲材料層150a的軟化溫度低於第一導電材料140a之熔點溫度。
請參考圖2C，對助銲材料層150a進行圖案化製程，留下來的助銲材料層150b與第二接墊P2不重疊。在一些實施例中，對助銲材料層150a進行圖案化製程的方法包括微影製程與蝕刻製程，但本發明不以此為限。在一些實施例中，助銲材料層150a包括感光型高分子材料，不需要額外的蝕刻製程就可以圖案化助銲材料層150a。
請參考圖2D與圖2E，設置多個發光二極體L於助銲材料層150b上。發光二極體L分別對應於第一接墊P1上之第一導電材料140a。
發光二極體L包括第一電極310、第一半導體層320、發光層330、第二半導體層340以及第二電極350。在本實施例中，第一電極310、第一半導體層320、發光層330、第二半導體層340以及第二電極350依序堆疊。第一電極310位於第一半導體層320上。發光層330位於第一半導體層320與第二半導體層340之間。第二電極350位於第二半導體層340相對於發光層330之另一側，且第二半導體層340位於第二電極350與發光層330之間。絕緣層360覆蓋於第一電極310、第一半導體層320、發光層330、第二半導體層340以及第二電極350的側面。
在本實施例中，發光二極體L例如是形成於生長基板（未繪出）上，接著用拾取陣列200將發光二極體L自生長基板提起，再將發光二極體L置於第一接墊P1上，在一些實施例中，將發光二極體L自生長基板提起之後，且於將發光二極體L轉置於第一接墊P1之前，可以先將發光二極體L轉置於其他過渡的基板後，再將發光二極體L轉置於第一接墊P1上。在一些實施例中，拾取陣列200將發光二極體L自生長基板提起的方法包括利用靜電、凡德瓦力或真空吸引力。在一些實施例中，拾取陣列200藉由凡德瓦力將發光二極體L自生長基板提起，拾取陣列200的材質包括聚二甲基矽氧烷（Polydimethylsiloxane）。
在一些實施例中，助銲材料層150b具有黏性，可以輔助發光二極體L固定並使發光二極體L和第一導電材料140a的接觸較佳。在一些實施例中，助銲材料層150b在低溫（例如攝氏0至60度）即具有黏性，因此，不需要對助銲材料層150b加熱就可以將發光二極體L黏在第一導電材料140a上。由於不需要額外的進行加熱，因此，拾取陣列200不會在放置發光二極體L時受熱膨脹，發光二極體L不會因為拾取陣列200的熱膨脹係數與基板100的熱膨脹係數不匹配而對位失敗。
請參考圖2F，加熱基板100以使助銲材料層150b達到軟化溫度。加熱基板100以使第一導電材料140a達到熔點溫度。冷卻後形成第一導電結構140以及助銲結構層150。在一些實施例中，助銲結構層150包括樹脂酸、松香類樹脂以及感光型高分子或熱固化型高分子材料。在一些實施例中，助銲結構層150於基板100的垂直投影面積略小於助銲材料層150b於基板100的垂直投影面積。在一些實施例中，助銲材料層150b在加熱後會衍生出多種樹脂酸或松香酸（Abietic acid）等有機酸，此類有機酸在高溫中具有活性可溶除金屬氧化物，且在常溫常濕中呈現為不具活性的固體酸，具有相當好的安全性與可靠度。
第一導電結構140與對應的發光二極體L之第一電極310電性連接。第一導電結構140電性連接對應的第一接墊P1。
第一電極310位於第一半導體層320與第一接墊P1之間。第一導電結構140至少部份位於第一接墊P1與第一電極310之間。助銲結構層150於基板100垂直投影方向上至少部份環繞第一導電結構140與發光二極體L。換句話說，助銲結構層150於基板100上的正投影至少部分環繞第一導電結構140與發光二極體L於基板100上的正投影。在本實施例中，發光二極體L的發光層330的底面BS例如與第一半導體層320的第一面接觸，第一電極310的頂面TS例如與第一半導體層320的第二面接觸。助銲結構層150具有頂部TP，助銲結構層150的頂部TP高於第一電極310的頂面TS且低於發光層330的底面BS。在一些實施例中，助銲結構層150的頂部TP與發光層330的底面BS之間相對於基板100的高度差X大於0.2微米，換句話說，助銲結構層150的頂部TP與發光層330的底面BS在垂直於基板100的方向PD上之高度差X大於0.2微米，使發光二極體L的固定黏著效果較佳且發光二極體L的出光效率又可不受助銲結構層150的影響，因而使發光二極體L有較佳的出光效率。
請參考圖2G，於基板100上形成第二導電結構120。第二電極350與第二導電結構120相連接，且第二電極350藉由第二導電結構120而電性連接至第二接墊P2。在本實施例中，助銲結構層150於基板100垂直投影方向上與第二接墊P2不重疊。換句話說，助銲結構層150於基板100上的正投影與第二接墊P2於基板100上的正投影不重疊。因此，可防止助銲材料殘留至第二接墊P2進而導致第二導電結構120無法與第二接墊P2電性相連的問題。
圖3是依照本發明的一實施例的畫素陣列基板的上視示意圖。在此必須說明的是，圖3的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3的實施例與圖1的實施例的差異在於，圖3的畫素陣列基板20中，單一個子畫素區PX內之助銲結構層150的面積較大，此加大面積的助銲結構層150可降低畫素區域的反光問題,進而提升顯示品質亦可以作為下方元件的保護層。
在本實施中，助銲結構層150具有開口OP以使其於基板100垂直投影方向上與第二接墊P2不重疊，第二接墊P2具有第一外輪廓，助銲結構層150之開口OP具有第二外輪廓。第一外輪廓與第二外輪廓之間的最短距離n至少需大於1微米，因此能避免因製程誤差而造成第二接墊P2與助銲結構層150重疊的問題。
根據圖3的實施例與圖1的實施例，單一個子畫素區PX於基板100的垂直投影面積為B，單一個子畫素區PX內之助銲結構層150於基板100的垂直投影面積為A，其中若助銲結構層150的面積A大於0.05B時，可達到助銲結構層150基本的輔助固定的特性，而助銲結構層150的面積愈大，其降低畫素區域的反光問題之效果愈好，進而提升顯示品質亦可以作為下方元件的保護層，但由於需避免製程誤差而造成第二接墊P2與助銲結構層150重疊的問題等，故助銲結構層150的面積A小於0.916B時整體效益較佳。
圖4A~圖4F是依照本發明的一實施例的畫素陣列基板30的製造流程的剖面示意圖。圖4A~圖4F的實施例沿用圖2A~圖2G的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請先參考圖4A，第一訊號線110與第二訊號線CL位於於基板100上，絕緣層130覆蓋第一訊號線110與第二訊號線CL。第一訊號線110與第二訊號線CL透過絕緣層130中的開口而分別電性連接至第一接墊P1與第二接墊P2。
分別形成第一導電材料140Aa於每個第一接墊P1上，且分別形成第二導電材料140Ba於每個第二接墊P2上。在一些實施例中，第二導電材料140Ba的厚度大於第一導電材料140Aa的厚度。形成第一導電材料140Aa與第二導電材料140Ba的方式例如包括鍍銲（Solder plating）、印刷或其他合適的方法。在一些實施例中，形成第一導電材料140Aa以及形成第二導電材料140Ba係於同一步驟進行，第一導電材料140Aa以及第二導電材料140Ba例如包括相同的材質。
請參考圖4B，於基板100上形成助銲材料層150a，助銲材料層150a至少部份覆蓋第一導電材料140Aa。在本實施例中，助銲材料層150a圍繞第二導電材料140Ba的側面，並暴露出第二導電材料140Ba的至少部分上表面。此外，在一些實施例中，助銲材料層150也可以緊鄰第二導電材料140Ba而不覆蓋第二導電材料140Ba。其中助銲材料層150a的軟化溫度低於第一導電材料140a以及第二導電材料140Ba之熔點溫度。在本實施例中，助銲材料層150a的厚度小於第二導電材料140Ba的厚度，但本發明不以此為限。在一些實施例中，助銲材料層150a的厚度大於第二導電材料140Ba的厚度。
請參考圖4C，對助銲材料層150a進行圖案化製程。在一些實施例中，對助銲材料層150a進行圖案化製程的方法包括微影製程與蝕刻製程，但本發明不以此為限。在一些實施例中，助銲材料層150a包括感光型高分子材料，只需微影製程就可以圖案化銲材料層150a。
請參考圖4D與圖4E，設置多個發光二極體L於助銲材料層150b上。發光二極體L包括第一電極310、第一半導體層320、發光層330、第二半導體層340以及第二電極350。第一電極310位於第一半導體層320上。發光層330位於第一半導體層320與第二半導體層340之間。第二電極350位於第二半導體層340上，第二電極350與發光層330位於第二半導體層340之同一表面且彼此分隔。因此，在本實施例中，第一電極310與第二電極350位於發光二極體L之同一側且彼此分隔。絕緣層360覆蓋第一半導體層320、發光層330以及第二半導體層340的側面。發光二極體L之第一電極310以及第二電極350分別對應於第一接墊P1上之第一導電材料140Aa以及第二接墊P2上之第二導電材料140Ba。
在本實施例中，發光二極體L例如是形成於生長基板（未繪出）上，接著用拾取陣列200將發光二極體L自生長基板提起，再轉置於第一接墊P1上。在一些實施例中，將發光二極體L自生長基板提起之後，且於將發光二極體L轉置於第一接墊P1之前，可以先將發光二極體L轉置於其他過渡的基板後，再將發光二極體L轉置於第一接墊P1上。在一些實施例中，拾取陣列200將發光二極體L自生長基板提起的方法包括利用靜電、凡德瓦力或真空吸引力。在一些實施例中，拾取陣列200藉由凡德瓦力將發光二極體L自生長基板提起，拾取陣列200的材質包括聚二甲基矽氧烷（Polydimethylsiloxane）。
在一些實施例中，助銲材料層150b具有黏性，可以輔助發光二極體L固定並使發光二極體L和第一導電材料140Aa的接著較佳，換句話說也可先將發光二極體L暫時黏著固定在第一導電材料140Aa上方，其中固定不限定為完全固定，亦可指相對更不容易滑動的狀態。
請參考圖4F，加熱基板100以使助銲材料層150b達到軟化溫度。加熱基板100以使第一導電材料140Aa及第二導電結構140Ba達到熔點溫度。冷卻後形成第一導電結構140A、第二導電結構140B以及助銲結構層150。在一些實施例中，助銲結構層150包括樹脂酸、松香類樹脂以及感光型高分子或熱固化型高分子材料。在一些實施例中，助銲結構層150的面積略小於助銲材料層150b的面積。部分助銲結構層150形成於第一導電材料140Aa（或第一導電結構140A）與第二導電材料140Ba（或第二導電結構140B）之間，還可防止連接第一接墊P1的第一導電結構140A與連接第二接墊P2的第二導電結構140B短路。
第一導電結構140A與對應的發光二極體L之第一電極310以及第一接墊P1電性連接，第一導電結構140A例如與第一電極310直接連接。第二導電結構140B與對應的發光二極體L之第二電極350以及第二接墊P2電性連接，第二導電結構140B例如與第二電極350直接連接。
第一電極310位於第一半導體層320與第一接墊P1之間。第二電極350位於第二半導體層340與第二接墊P2之間。第一導電結構140A至少部份位於第一接墊P1與第一電極310之間。第二導電結構140B至少部份位於第二接墊P2與第二電極350之間。
助銲結構層150於基板100垂直投影方向上至少部份環繞第一導電結構140A、第二導電結構140B與發光二極體L。換句話說，助銲結構層150於基板100上的正投影至少部分環繞第一導電結構140A、第二導電結構140B與發光二極體L於基板100上的正投影。在本實施例中，發光二極體L的發光層330的底面BS例如與第一半導體層320的第一面接觸，第一電極310的頂面TS例如與第一半導體層320的第二面接觸。助銲結構層150具有頂部TP，頂部TP高於第一電極310的頂面TS且低於發光層330的底面BS。在一些實施例中，助銲結構層150的頂部TP與發光層330的底面BS之間相對於基板100的高度差X大於0.2微米，換句話說，助銲結構層150的頂部TP與發光層330的底面BS在垂直於基板100的方向PD上之高度差X大於0.2微米，使發光二極體L的固定黏著效果較佳且發光二極體L的出光效率又可不受助銲結構層150的影響，因而使發光二極體L有較佳的出光效率。
綜上所述，本發明一些實施例中的畫素陣列基板可以增加發光二極體正確電性連接至接墊的機率並且維持良好的出光效率。本發明一些實施例中的畫素陣列基板可以降低畫素區域的反光問題，進而提升顯示品質。
本發明一些實施例中的畫素陣列基板可以防止助銲材料層殘留至接墊進而導致無法與導電結構電性相連的問題。本發明一些實施例中的畫素陣列基板不需要額外的蝕刻製程就可以圖案化銲材料層。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30‧‧‧畫素陣列基板
100‧‧‧基板
110‧‧‧第一訊號線
120‧‧‧第二導電結構
130、360‧‧‧絕緣層
140、140A‧‧‧第一導電結構
140B‧‧‧第二導電結構
140a、140Aa‧‧‧第一導電材料
140Ba‧‧‧第二導電材料
150‧‧‧助銲結構層
150a、150b‧‧‧助銲材料層
200‧‧‧拾取陣列
310‧‧‧第一電極
320‧‧‧第一半導體層
330‧‧‧發光層
340‧‧‧第二半導體層
350‧‧‧第二電極
BS‧‧‧底面
CL‧‧‧第二訊號線
D‧‧‧汲極
DL‧‧‧資料線
G‧‧‧閘極
L‧‧‧發光二極體
M‧‧‧通道層
n‧‧‧最短距離
OP‧‧‧開口
P1‧‧‧第一接墊
P2‧‧‧第二接墊
PD‧‧‧方向
PX‧‧‧子畫素區
S‧‧‧源極
TP‧‧‧頂部
TS‧‧‧頂面
X‧‧‧高度差
圖1是依照本發明的一實施例的畫素陣列基板的上視示意圖。 圖2A~圖2G是依照本發明的一實施例的畫素陣列基板的製造流程的剖面示意圖。 圖3是依照本發明的一實施例的畫素陣列基板的上視示意圖。 圖4A~圖4F是依照本發明的一實施例的畫素陣列基板的製造流程的剖面示意圖。

Claims (18)

  1. 一種畫素陣列基板，具有多個子畫素區，其中單一個子畫素區內之一畫素結構包括： 一第一訊號線以及一第二訊號線，位於一基板上； 一第一接墊與一第二接墊，分別電性連接至該第一訊號線與該第二訊號線； 一發光二極體，位於該第一接墊上，該發光二極體包括： 一第一半導體層與一第二半導體層； 一發光層，位於該第一半導體層與該第二半導體層之間；以及 一第一電極，位於該第一半導體層與該第一接墊之間， 一第一導電結構，至少部份位於該第一接墊與該第一電極之間；以及 一助銲結構層，於該基板垂直投影方向上至少部份環繞該第一導電結構與該發光二極體，其中該助銲結構層具有一頂部，該頂部高於該第一電極的一頂面且低於該發光層的一底面。
  2. 如申請專利範圍第1項所述的畫素陣列基板，其中該助銲結構層的該頂部與該發光層的該底面之間相對於該基板具有一高度差，該高度差大於0.2微米。
  3. 如申請專利範圍第1項所述的畫素陣列基板，其中該助銲結構層於該基板垂直投影方向上與該第二接墊不重疊。
  4. 如申請專利範圍第3項所述的畫素陣列基板，其中該助銲結構層具有一開口對應於該第二接墊，該第二接墊具有一第一外輪廓，該助銲結構層之該開口具有一第二外輪廓，且該第一外輪廓與該第二外輪廓之間具有一最短距離，該最短距離大於1微米。
  5. 如申請專利範圍第1項所述的畫素陣列基板，其中該多個子畫素區中之該單一個子畫素區之範圍是由相鄰的兩條具有相同作用之傳輸線與相鄰的兩條具有相同作用之導線所構成，該傳輸線與該導線分別沿不同方向延伸。
  6. 如申請專利範圍第5項所述的畫素陣列基板，其中該單一個子畫素區於該基板的垂直投影面積為B，該單一個子畫素區內之該助銲結構層於該基板的垂直投影面積為A，0.05B＜ A＜0.916B。
  7. 如申請專利範圍第1項所述的畫素陣列基板，其中各該發光二極體另包括： 一第二電極，位於該第二半導體層相對於該發光層之另一側，且該第二半導體層位於該第二電極與該發光層之間，其中該第二電極電性連接至該第二接墊。
  8. 如申請專利範圍第1項所述的畫素陣列基板，其中各該發光二極體另包括： 一第二電極，位於該第二半導體層上，其中該第二電極與一第二導電結構相連接，且該第二電極電性連接至該第二接墊，其中該第一導電結構與該第二導電結構位於該發光二極體之同一側且彼此分隔。
  9. 如申請專利範圍第8項所述的畫素陣列基板，其中該助銲結構層至少部分環繞該第二導電結構，以使部分該助銲結構層位於該第一導電結構與該第二導電結構之間。
  10. 如申請專利範圍第1項所述的畫素陣列基板，其中該助銲結構層包括樹脂酸、松香類樹脂以及感光型高分子或熱固化型高分子材料。
  11. 一種畫素陣列基板的製造方法，包括： 提供一基板，具有多個子畫素區，其中各該子畫素區上具有一第一接墊與一第二接墊； 分別形成一第一導電材料於各該第一接墊上； 於該基板上形成一助銲材料層，該助銲材料層至少部份覆蓋各該第一導電材料，其中該助銲材料層具有一軟化溫度，該軟化溫度低於該些第一導電材料之一熔點溫度； 設置多個發光二極體於該助銲材料層上，其中該些發光二極體分別對應於各該第一接墊上之各該第一導電材料； 加熱該基板以使該助銲材料層達到該軟化溫度；以及 加熱該基板，使各該第一導電材料達到該熔點溫度，以形成一第一導電結構，各該第一導電結構與對應的該發光二極體之一第一電極電性連接，其中各該第一導電結構電性連接對應的該第一接墊。
  12. 如申請專利範圍第11項所述的畫素陣列基板的製造方法，其中各該發光二極體包括: 一第一半導體層與一第二半導體層，該第一電極位於該第一半導體層與該第一接墊之間； 一發光層，該發光層設置於該第一半導體層與該第二半導體層之間；以及 一第二電極，該第二電極位於該第二半導體層與該第二接墊之間。
  13. 如申請專利範圍第11項所述的畫素陣列基板的製造方法，其中上述設置該些發光二極體的步驟中，該助銲材料層將各該發光二極體固定在各該第一導電材料上。
  14. 如申請專利範圍第11項所述的畫素陣列基板的製造方法，其中於該基板上形成該助銲材料層的方法包括圖案化該助銲材料層。
  15. 如申請專利範圍第12項所述的畫素陣列基板的製造方法，更包括： 分別形成一第二導電材料於各該第二電極上，以電性連接該些第二電極至該些第二接墊。
  16. 如申請專利範圍第12項所述的畫素陣列基板的製造方法，其中各該發光二極體之該第二電極位於該第二半導體層上，且各該發光二極體之該第一電極與該第二電極位於該第二半導體層之同一側且彼此分隔，其中 該畫素陣列基板的製造方法，更包括： 分別形成一第二導電材料於各該第二接墊上，以電性連接該些第二電極至該些第二接墊。
  17. 如申請專利範圍第16項所述的畫素陣列基板，其中形成該些第一導電材料以及形成該些第二導電材料係同一步驟進行。
  18. 如申請專利範圍第16項所述的畫素陣列基板，其中部分該助銲結構層形成於該些第一導電材料與該些第二導電材料之間。
TW106143799A 2017-12-13 2017-12-13 畫素陣列基板及其製造方法 TWI706554B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106143799A TWI706554B (zh) 2017-12-13 2017-12-13 畫素陣列基板及其製造方法
CN201810112681.9A CN108336077A (zh) 2017-12-13 2018-02-05 像素阵列基板及其制造方法
US16/183,719 US10811580B2 (en) 2017-12-13 2018-11-07 Pixel array substrate including flux structure layer for improving LED contact and method of manufacturing thereof
US17/035,700 US11322670B2 (en) 2017-12-13 2020-09-29 Pixel array substrate including flux structure layer for improving LED contact and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106143799A TWI706554B (zh) 2017-12-13 2017-12-13 畫素陣列基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201929212A true TW201929212A (zh) 2019-07-16
TWI706554B TWI706554B (zh) 2020-10-01

Family

ID=62928589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143799A TWI706554B (zh) 2017-12-13 2017-12-13 畫素陣列基板及其製造方法

Country Status (3)

Country Link
US (2) US10811580B2 (zh)
CN (1) CN108336077A (zh)
TW (1) TWI706554B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726648B (zh) * 2020-03-09 2021-05-01 友達光電股份有限公司 畫素陣列基板及其製造方法
TWI740585B (zh) * 2019-08-20 2021-09-21 友達光電股份有限公司 畫素陣列基板
TWI743899B (zh) * 2020-07-22 2021-10-21 友達光電股份有限公司 元件陣列基板及其製作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
KR20200052044A (ko) 2018-11-06 2020-05-14 삼성전자주식회사 디스플레이 장치
KR20200054747A (ko) 2018-11-12 2020-05-20 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조방법
CN113169147A (zh) * 2018-12-03 2021-07-23 深圳市柔宇科技股份有限公司 显示面板以及显示模组
TWI690102B (zh) * 2019-01-04 2020-04-01 友達光電股份有限公司 發光裝置及其製造方法
TWI694424B (zh) * 2019-03-29 2020-05-21 友達光電股份有限公司 顯示裝置及其製造方法
CN109887950A (zh) * 2019-04-19 2019-06-14 京东方科技集团股份有限公司 显示基板、led器件、显示面板、显示装置及制作方法
CN110164901B (zh) * 2019-06-25 2021-10-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN110707198A (zh) 2019-09-20 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN110931627B (zh) * 2019-11-27 2020-11-06 南京中电熊猫液晶显示科技有限公司 一种微型发光二极管显示背板及其制造方法
CN111211143A (zh) * 2020-01-13 2020-05-29 南京中电熊猫平板显示科技有限公司 一种微型发光二极管显示背板及其制造方法
TWI731712B (zh) * 2020-06-12 2021-06-21 友達光電股份有限公司 發光裝置及發光裝置的製造方法
TWI773322B (zh) * 2021-05-14 2022-08-01 友達光電股份有限公司 發光二極體
CN113421892B (zh) * 2021-06-17 2023-11-24 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN115565976B (zh) * 2021-07-01 2024-06-07 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
TWI800945B (zh) * 2021-10-12 2023-05-01 友達光電股份有限公司 顯示面板
CN113937197B (zh) * 2021-10-13 2024-11-15 錼创显示科技股份有限公司 微型发光二极管显示面板
TWI811810B (zh) * 2021-10-13 2023-08-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016202B2 (ja) * 2003-04-30 2007-12-05 澁谷工業株式会社 微小ワーク搭載方法及び装置
JP3797990B2 (ja) 2003-08-08 2006-07-19 株式会社東芝 熱硬化性フラックス及びはんだペースト
US9147812B2 (en) 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
AU2012339938B2 (en) 2011-11-18 2015-02-19 Apple Inc. Method of forming a micro led structure and array of micro led structures with an electrically insulating layer
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP5985414B2 (ja) * 2013-02-19 2016-09-06 デクセリアルズ株式会社 異方性導電接着剤、発光装置及び異方性導電接着剤の製造方法
TWI534993B (zh) 2013-09-25 2016-05-21 友達光電股份有限公司 無機發光二極體之畫素結構
TWM515149U (zh) 2014-07-30 2016-01-01 Ｌｇ伊諾特股份有限公司 觸控面板
WO2016100662A1 (en) * 2014-12-19 2016-06-23 Glo Ab Light emitting diode array on a backplane and method of making thereof
CN104593298A (zh) 2015-01-04 2015-05-06 中国石油天然气股份有限公司 一株新型嗜热耐盐降解原油产乳化剂的菌株及其应用
JP6546278B2 (ja) * 2015-05-21 2019-07-17 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
EP3221903B1 (en) * 2015-07-14 2019-06-19 Goertek Inc Transferring method of micro-led, and manufacturing method of micro-led device
TWI657563B (zh) * 2015-12-15 2019-04-21 優顯科技股份有限公司 光電裝置及其製造方法
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices
US10483434B2 (en) * 2017-01-03 2019-11-19 Innolux Corporation Display devices and methods for forming display devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740585B (zh) * 2019-08-20 2021-09-21 友達光電股份有限公司 畫素陣列基板
TWI726648B (zh) * 2020-03-09 2021-05-01 友達光電股份有限公司 畫素陣列基板及其製造方法
TWI743899B (zh) * 2020-07-22 2021-10-21 友達光電股份有限公司 元件陣列基板及其製作方法

Also Published As

Publication number Publication date
CN108336077A (zh) 2018-07-27
US20210013389A1 (en) 2021-01-14
TWI706554B (zh) 2020-10-01
US20190181317A1 (en) 2019-06-13
US11322670B2 (en) 2022-05-03
US10811580B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
TW201929212A (zh) 畫素陣列基板及其製造方法
TWI729846B (zh) 發光裝置
TW201944369A (zh) 顯示面板
US11404397B2 (en) Display panel
JP2020521181A (ja) マイクロ発光ダイオードディスプレイパネル及びその製造方法
TW201929191A (zh) 載板結構及微型元件結構
CN108987412A (zh) 显示设备及其形成方法
TWI646873B (zh) 電子裝置與其製造方法
WO2011067991A1 (ja) 半導体装置およびその製造方法、表示装置
CN108962914A (zh) 电子装置与其制造方法
TW202002107A (zh) 電子裝置及其製造方法
US12142707B2 (en) Micro light emitting diode panel
US12148873B2 (en) Light emitting device and method for manufacturing the same
CN110660824B (zh) 电子装置及其制造方法
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
TWI724911B (zh) 發光裝置及其製造方法
TWI662594B (zh) 軟性基板及線路結構及其製造方法
CN117457613A (zh) 显示面板、显示面板的制造方法及电子设备
TW201933580A (zh) 導電薄膜、光電半導體裝置及其製造方法
CN111864037B (zh) 微元件阵列基板、显示面板及其制备方法
CN110226229B (zh) 一种显示器件结构
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
CN222602673U (zh) 转印用基板
TWI835142B (zh) 電子裝置以及其製造方法
TWI817287B (zh) 顯示裝置