[go: up one dir, main page]

TW201913915A - 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 - Google Patents

製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 Download PDF

Info

Publication number
TW201913915A
TW201913915A TW107126782A TW107126782A TW201913915A TW 201913915 A TW201913915 A TW 201913915A TW 107126782 A TW107126782 A TW 107126782A TW 107126782 A TW107126782 A TW 107126782A TW 201913915 A TW201913915 A TW 201913915A
Authority
TW
Taiwan
Prior art keywords
circuit wiring
resin
conductive layer
semiconductor package
package substrate
Prior art date
Application number
TW107126782A
Other languages
English (en)
Other versions
TWI772480B (zh
Inventor
姜聖日
裵仁燮
金制爰
Original Assignee
南韓商海成帝愛斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商海成帝愛斯股份有限公司 filed Critical 南韓商海成帝愛斯股份有限公司
Publication of TW201913915A publication Critical patent/TW201913915A/zh
Application granted granted Critical
Publication of TWI772480B publication Critical patent/TWI772480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種製造半導體封裝基板的方法包括：通過對包含導電材料的基礎基板的上表面進行蝕刻來形成溝槽及柱；使用樹脂填充所述溝槽；移除被暴露到所述溝槽的外部的所述樹脂，以使所述柱的上表面與所述樹脂的上表面處於相同的水平高度；在所述柱的所述上表面及所述樹脂的所述上表面的整個區域上形成導電層；以及通過將所述導電層及所述基礎基板的下表面同時圖案化來形成包括上部電路配線及下部電路配線的電路配線。

Description

製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
本申請主張在2017年8月31日在韓國智慧財產權局提出申請的韓國專利申請第10-2017-0111038號的權利，所述韓國專利申請的公開內容全文併入本案供參考。
一個或多個實施例有關一種製造半導體封裝基板的方法及使用所述方法製造的半導體封裝基板，且更具體來說，有關一種製造具有快速回應、優異的散熱特性以及在上表面及下表面二者進行電路再分佈的半導體封裝基板的方法以及使用所述方法製造的半導體封裝基板。
半導體器件被封裝且排列在半導體封裝基板中。用於進行封裝的半導體封裝基板包括精細的電路圖案和/或輸入/輸出（I/O）端子。隨著半導體器件的性能和/或密度增大且包括半導體器件的電子裝置變得更密集且具有日益提高的高性能，半導體封裝基板的精細電路圖案具有窄的線寬度及高的複雜度。
在根據現有技術製造半導體封裝基板的過程中，通過使用與銅箔堆疊在一起的覆銅疊層板（copper clad laminate，CCL）來形成貫通孔，且貫通孔的內表面被鍍覆成將上部銅箔電連接到下部銅箔。接著，使用光阻將上部銅箔及下部銅箔圖案化，從而製造半導體封裝基板。然而，由於現有技術的半導體封裝基板的電特性及熱特性會迅速劣化，因此這種半導體封裝基板不適用於具有快速回應及優異的散熱特性的結構。
一個或多個實施例包括一種製造具有快速回應、優異的散熱特性以及在上表面及下表面二者上進行電路再分佈的半導體封裝基板的方法以及使用所述方法製造的半導體封裝基板。
其他方面將在以下說明中予以部分闡述，且這些方面將通過所述說明而部分地變得顯而易見，抑或可通過實踐所提供的實施例而得知。
根據一個或多個實施例，一種製造半導體封裝基板的方法包括：通過對包含導電材料的基礎基板的上表面進行蝕刻來形成溝槽及柱；使用樹脂填充所述溝槽；移除被暴露到所述溝槽的外部的所述樹脂，以使所述柱的上表面與所述樹脂的上表面處於相同的水平高度；在所述柱的所述上表面及所述樹脂的所述上表面的整個區域上形成導電層；以及通過將所述導電層及所述基礎基板的下表面同時圖案化來形成包括上部電路配線及下部電路配線的電路配線。
所述導電層可通過堆疊第一導電層與第二導電層來形成，且所述第一導電層的厚度可小於所述第二導電層的厚度。
所述第一導電層可通過濺射方法形成。
所述第一導電層可通過濺射方法形成，且所述第二導電層可通過電鍍方法形成。
所述方法還可包括在形成所述導電層之前，對所述樹脂執行表面處理。
所述方法還可包括在形成所述電路配線之前，對所述基礎基板的下表面進行完全蝕刻。
所述方法還可包括在形成所述電路配線之後，在所述電路配線的至少一部分中形成電路保護層。
所述樹脂及所述電路保護層中的每一者可包含感光性樹脂。
所述方法還可包括在形成所述電路保護層之後，在暴露出的電路圖案上形成鍍覆層或有機塗布層。
根據一個或多個實施例，一種填充有樹脂的半導體封裝基板包括：上部電路配線，設置在所述樹脂的上表面上；下部電路配線，設置在所述樹脂的下表面上；以及柱，穿透所述樹脂並將所述上部電路配線連接到所述下部電路配線，其中所述上部電路配線是與所述柱分開的，且所述下部電路配線的至少一部分與所述柱成一體地形成。
由於本發明允許存在各種改變及多種實施例，因此將在圖式中示出並在書面說明中詳細闡述實施例。然而，此並非旨在將本發明限制到特定的實踐模式，且應理解，不背離本發明的精神及技術範圍的所有改變、等效形式及替代均囊括在本發明中。
在對本發明的說明中，當對現有技術的某些詳細解釋被視為可能會不必要地使本發明的實質模糊不清時會省略所述詳細解釋。
在以下實施例中，應理解，當稱一元件（例如，層、膜、區或板）“位於另一組件上”（“on”）時，所述組件可直接位於另一組件上或者在所述另一元件上可存在中間元件。另外，為便於闡釋，可誇大圖式中各元件的大小。換句話說，由於圖式中各元件的大小及厚度是為了便於解釋而任意示出的，因此以下實施例並非僅限於此。
圖1至圖8是示意性地示出根據實施例的製造半導體封裝基板的方法的製程的剖視圖。
根據本實施例的製造半導體封裝基板的方法，如圖1所示，製備包含導電材料的基礎基板10。基礎基板10可具有平坦的板形狀且包含導電材料。在實施例中，導電材料可包括例如Cu、Cu合金（例如，Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn）、Fe、或Fe合金（例如，Fe-Ni或Fe-Ni-Co）。
在製備出包含導電材料的基礎基板10之後，在與基礎基板10的下表面10b相對的上表面10a上形成溝槽10c及柱11，如圖2所示。溝槽10c可不完全穿透基礎基板10。柱11可將基礎基板10的上表面10a連接到基礎基板10的下表面10b，且隨後可執行將形成在上表面10a上的上部電路配線電連接到形成在基礎基板10的下表面10b上的下部電路配線的功能。柱11可形成在多個溝槽10c之間。另外，儘管圖2所示剖視圖中未示出，然而在平面圖中柱11可具有在一個方向上延伸的形狀或者曲折形狀。
溝槽10c及柱11可通過蝕刻形成。在實施例中，可在基礎基板10的上表面10a上疊層感光性材料的乾膜抗蝕劑（dry film resist，DFR），且可對所疊層的DFR執行曝光製程及顯影製程，從而僅暴露出將形成有基礎基板10的溝槽10c的一部分。接著，利用例如氯化銅或氯化鐵等蝕刻劑通過噴射方法來對基礎基板10的上表面10a的未被DFR覆蓋的一部分進行蝕刻。因此，如圖2所示，可在上表面10a中形成溝槽10c而不穿透基礎基板10，且在各溝槽10c之間還可設置有柱11。本發明並非僅限於此。溝槽10c及柱11可通過各種蝕刻方法形成。在另一個實施例中，可採用在不使用DFR的情況下塗布正性光阻或負性光阻的方法。另外，根據基礎基板10的材料可對蝕刻劑的類型作出各種改變。
如圖2所示，基礎基板10的溝槽10c的深度可為基礎基板10的厚度的大約80%到90%。在實施例中，形成基礎基板10的溝槽10c的一部分的剩餘厚度可為約20 μm到約40 μm。
當形成溝槽10c的所述部分的剩餘厚度小於上述值時，在半導體封裝基板的製造製程或後續封裝製程中對基礎基板10或半導體封裝基板的處置可能不容易進行。另外，在一些情形中，可能因在形成溝槽10c期間的容差（tolerance）而形成穿透基礎基板10的上表面10a及下表面10b的貫通孔。當形成溝槽10c的所述部分的剩餘厚度大於上述值時，對基礎基板10的下表面10b進行圖案化的下部電路配線製程可能不容易進行。
接著，如圖3所示，利用樹脂20來對基礎基板10的溝槽10c進行填充。樹脂20是不導電的絕緣材料且可包括聚醯亞胺、感光型阻焊劑（photo solder resist，PSR）或環氧模塑複合材料（epoxy molding composite，EMC）。
在一些實施例中，樹脂20可為通過熱處理進行聚合及硬化的熱固性樹脂。在一些實施例中，樹脂20可為感光性樹脂。樹脂20的填充可使用液體樹脂材料或包含樹脂成分的固體膠帶（solid tape）來執行。在填充樹脂20之後，可視需要執行在烤箱中對樹脂20進行熱固化的製程。
在利用樹脂20對基礎基板10的溝槽10c進行填充之前，為使溝槽10c的內表面粗糙，可在溝槽10c的內側上形成粗糙的鍍覆層或者對溝槽10c的內側執行電漿處理、紫外線處理（ultraviolet treatment）或使用硫酸水溶液進行的蝕刻製程。通過上述製程，基礎基板10與樹脂20之間的黏合力可得到提高。在一些實施例中，溝槽10c的內側的表面粗糙度Ra可為約0.1 μm到約0.5 μm。在一些實施例中，粗糙的鍍覆層可通過以硫酸銅（CuSO4 ·5H2 O）溶液進行的電鍍方法形成。
在填充樹脂20期間，如圖3所示，不僅基礎基板10的溝槽10c可被樹脂20覆蓋，而且基礎基板10的上表面10a的至少一部分也可被樹脂20覆蓋。由此，當樹脂20被過度塗布時，通過機械處理（例如，刷除、研磨或拋光）或者通過化學樹脂蝕刻來移除被過度塗布的樹脂20，且因此樹脂20可僅位於基礎基板10的溝槽10c中，如圖4所示。另外，當樹脂20是感光性樹脂時，通過曝光製程及顯影製程將過度填充的樹脂移除，且因此樹脂20可僅位於溝槽10c中。因此，柱11的上表面被暴露出，且柱11的上表面與樹脂20的上表面可處於相同的水平高度。
接著，如圖5所示，在基礎基板10的被樹脂20填充的整個上表面上形成導電層30。換句話說，完全形成在柱11的上表面上的導電層30與樹脂20的上表面上的導電層30處於相同的水平高度。
導電層30可包含包括基礎基板10所包含的至少一些材料在內的材料。在實施例中，當基礎基板10包含銅或銅合金時，導電層30可包含銅。上述導電層30可通過濺射方法形成或者無電鍍覆方法形成。導電層30可通過濺射方法與樹脂20的上表面及柱11的上表面成一體地形成，以使導電層30與樹脂20之間具有強的黏合力。當導電層30是通過無電鍍覆方法形成時，可提供的不是純銅層，而是包含例如鈀等其他材料的導電層。由此，當導電層30包含例如鈀等其他材料時，導電層30與樹脂20之間的黏合力可減小或者變得不規則。因此，導電層30是通過濺射方法形成。
導電層30隨後被圖案化成上部電路配線以具有足以確保導電率的厚度。在一些實施例中，導電層30可被形成為具有約10 μm到約20 μm的厚度。
在形成導電層30之前，為確保導電層30與樹脂20之間的黏合力，可對樹脂20的上表面執行表面製程。表面處理可為在形成導電層30之前對樹脂20的上表面執行的表面清潔和/或電漿處理以增大表面粗糙度。電漿處理可在真空狀態下使用惰性氣體（例如，氬（Ar）氣）來執行。
在一些實施例中，導電層30可通過對第一導電層31與第二導電層32進行堆疊來形成。在這種情形中，第一導電層31可比第二導電層32薄，且第一導電層31可用作第二導電層32的晶種層。在一些實施例中，第一導電層31可具有約幾十奈米（nm）到幾百奈米（nm）的厚度，且第二導電層32可具有約幾微米（um）到幾十微米的厚度。
第一導電層31可包含包括基礎基板10所包含的至少一些材料在內的材料。在實施例中，當基礎基板10包含銅或銅合金時，第一導電層31可使用銅形成。上述的第一導電層31可通過濺射方法或者無電鍍覆方法形成。與樹脂20的上表面及柱11的上表面成一體地形成的第一導電層31可通過濺射方法形成以使第一導電層31與樹脂20之間具有強的黏合力。當第一導電層31是通過無電鍍覆方法形成時，可提供的不是純銅層，而是包含例如鈀等其他材料的導電層。由此，當第一導電層31包含例如鈀等其他材料時，與樹脂20之間的黏合力便可減小或者變得不規則。因此，第一導電層31是通過濺射方法形成。
第二導電層32還可包含基礎基板10所包含的至少一些材料。在實施例中，當基礎基板10包含銅或銅合金時，第二導電層32可包含銅或銅合金。
由此，第二導電層32可通過例如濺射方法、電鍍方法或無電鍍覆方法等各種方法形成。由於第二導電層32比第一導電層31厚，因此第二導電層32可通過電鍍方法形成以縮短時間且具有優異的特性。
在形成第一導電層31之前，為確保第一導電層31與樹脂20之間的黏合力，可對樹脂20的上表面應用表面處理。表面處理可為在形成第一導電層31之前的表面清潔和/或電漿處理以增大樹脂20的上表面的表面粗糙度。電漿處理可在真空狀態下使用惰性氣體（例如，氬（Ar）氣）來執行。
接下來，如圖6所示，通過對導電層30進行圖案化來形成上部電路配線34，且通過對基礎基板10的下表面10b進行圖案化來形成下部電路配線14。上部電路配線34及下部電路配線14可連接到安裝在半導體封裝基板上的電子裝置和/或連接到輸入/輸出端子。在本實施例中，由於上部電路配線34及下部電路配線14分別設置在基礎基板10的上表面10a及下表面10b上，因此，可對應於複雜的電路配線（例如，根據輸入/輸出端子的數目的增大）來確保電路配線的設計自由度。
在本實施例中，下部電路配線14及柱11被形成為基礎基板10的部分，且柱11可與下部電路配線14的至少一部分成一體地設置。將上部電路配線34與下部電路配線14電連接的柱11是與下部電路配線14成一體地形成這一事實可意味著所產生的電感（inductance）比其中柱11與下部電路配線14分開設置的情形小，此表明在電氣（electricity）方面可實現快速回應。另外，由於柱11與下部電路配線14彼此成一體地形成，因此與其中柱11與下部電路配線14分開形成的情形相比，可獲得優異的散熱特性。
為形成上部電路配線34，導電層30的上表面被塗布光阻（photoresist，PR），被使用與上部電路配線34的形狀對應的罩幕進行曝光且被顯影。接著，可對導電層30進行蝕刻以進行圖案化。蝕刻可通過濕式蝕刻、乾式蝕刻或濕式蝕刻與乾式蝕刻的組合蝕刻方法來執行。在一些實施例中，蝕刻可使用氯化銅蝕刻劑或氯化鐵蝕刻劑來執行。
同樣，為形成下部電路配線14，基礎基板10的下表面10b被塗布光阻，被使用與下部電路配線14的形狀對應的罩幕進行曝光且被顯影。接著，可對基礎基板10的下表面10b進行蝕刻以進行圖案化。蝕刻可通過濕式蝕刻、乾式蝕刻或濕式蝕刻與乾式蝕刻的組合蝕刻方法來執行。在一些實施例中，蝕刻可使用氯化銅蝕刻劑或氯化鐵蝕刻劑來執行。
在一些實施例中，上部電路配線34與下部電路配線14可同時被圖案化。換句話說，與上部電路配線34的形狀及下部電路配線14的形狀對應地在導電層30以及基礎基板10的下表面10b中的每一者上形成光阻，且可通過濕式蝕刻來同時對上部電路配線34與下部電路配線14進行圖案化。
在形成上部電路配線34及下部電路配線14之前，可通過對基礎基板10的下表面進行完全蝕刻來調整下部電路配線14的厚度。由於下部電路配線14的厚度減小且接著在其上執行圖案化，因此形成精細圖案的準確性可得到提高。
接著，另外，在形成上部電路配線34及下部電路配線14之後，如圖7所示，可在上部電路配線34及下部電路配線14的至少一部分上形成電路保護層40。
儘管圖7示出電路保護層40覆蓋下部電路配線14的一部分，然而電路保護層40也可覆蓋上部電路配線34的一部分。電路保護層40可為絕緣的以通過覆蓋上部電路配線34及下部電路配線14的至少一部分來防止短路。電路保護層40可包含包括PSR或覆蓋膜（coverlay）在內的材料且能夠執行絕緣。電路保護層40可由感光性樹脂形成。在這種情形中，電路保護層40可通過塗布、曝光及顯影製程形成。另外，電路保護層40可通過以噴墨方式進行的直接印刷方法形成。
接著，另外地，如圖8所示，可在上部電路配線34及下部電路配線14中的至少一部分中形成鍍覆層或有機塗布層50。當形成電路保護層40時，可在未被電路保護層40覆蓋的上部電路配線34及下部電路配線14上形成鍍覆層或有機塗布層50。
鍍覆層或有機塗布層50可提高上部電路配線34及下部電路配線14的打線結合（wire bonding）的黏合力或焊料黏合力，或者可防止上部電路配線34及下部電路配線14氧化。當鍍覆層或有機塗布層50是由鍍覆層形成時，所述鍍覆層可由鈀（Pd）、金（Au）、銀（Ag）、鎳（Ni）或其合金形成。在這種情形中，鍍覆層可通過電鍍方法或化鎳鈀浸金（electroless nickel electroless palladium immersion gold，ENEPIG）方法以無電鍍覆方式形成。
當鍍覆層或有機塗布層50是以有機塗布層形式形成時，有機塗布層可通過有機可焊性保護劑（organic solderability preservative，OSP）塗布或抗氧化塗布（anti-tarnish coating）來形成。
如上所述製造的半導體封裝基板填充有樹脂20，且包括柱11，柱11穿透過設置在樹脂20的上表面上的上部電路配線34、穿透過設置在樹脂20的下表面上的下部電路配線14以及穿透過樹脂20且對上部電路配線34與下部電路配線14進行連接。上部電路配線34與柱11分開設置，且下部電路配線14的至少一部分與柱11成一體地設置。
柱11及下部電路配線14可包括Cu、Cu合金（例如，Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn）、Fe或Fe合金（例如，Fe-Ni或Fe-Ni-Co）。
上部電路配線34可設置成單個層或多層形式。上部電路配線34的一部分可直接接觸柱11，且上部電路配線34的一部分可直接接觸樹脂20。上部電路配線34連接到安裝在半導體封裝基板的上表面上的電子裝置和/或輸入/輸出端子。柱11對上部電路配線34與下部電路配線14進行電連接。上部電路配線34的整個區域可大於柱11的上表面的面積。
在一些實施例中，由於上部電路配線34及下部電路配線14分別設置在基礎基板10的上表面10a及下表面10b上，因此可對應於複雜的電路配線、根據輸入/輸出端子的數目的增大來確保電路配線的設計自由度。
在本實施例中，下部電路配線14及柱11被形成為基礎基板10的一部分，且因此柱11可與下部電路配線14的至少一部分成一體地形成。將上部電路配線34與下部電路配線14電連接的柱11是與下部電路配線14成一體地形成這一事實可意味著所產生的電感比其中柱11與下部電路配線14分開設置的情形小，此表明在電氣方面可實現快速回應。另外，由於柱11與下部電路配線14成一體地形成，因此與其中柱11與下部電路配線14分開形成的情形相比，可獲得優異的散熱特性。
圖9是示意性地示出根據另一個實施例的通過製造半導體封裝基板的方法製造的半導體封裝基板的一部分的剖視圖。如圖9所示，在基礎基板10的溝槽10c中可形成粗糙鍍覆層16。粗糙鍍覆層16可增大溝槽10c內部的表面粗糙度，且因此基礎基板10與樹脂20之間的黏合力可得到提高。
粗糙鍍覆層16可被形成為具有約0.1 μm到約0.5 μm的表面粗糙度，且與樹脂20之間的黏合力可因錨定效應（anchoring effect）而提高。粗糙鍍覆層16可由銅（Cu）形成，且可通過電鍍方法以硫酸銅（CuSO4 ·5H2 O）溶液形成。
如上所述，在本實施例中，在不形成粗糙鍍覆層16的情況下，通過對溝槽10c的內側執行電漿處理、紫外線處理或蝕刻處理，溝槽10c的內側的表面粗糙度可增大，且由此相對於樹脂20的黏合力可得到提高。
在圖9所示實施例中，像先前的實施例一樣，由於上部電路配線34及下部電路配線14分別設置在基礎基板10的上表面10a及下表面10b上，因此可對應於複雜的電路配線、根據輸入/輸出端子的數目的增大來確保電路配線的設計自由度。
另外，下部電路配線14及柱11被形成為基礎基板10的一部分，且柱11可與下部電路配線14的至少一部分成一體地形成。由於將上部電路配線34電連接到下部電路配線14的柱11是與下部電路配線14成一體地形成，因此與其中柱11與下部電路配線14分開設置的情形相比會產生較小的電感。因此，半導體封裝基板可具有快速回應。另外，由於柱11與下部電路配線14成一體地形成，因此與其中柱11與下部電路配線14分開形成的情形相比，可獲得優異的散熱特性。
如上所述，根據上述實施例，可實施一種製造具有快速回應及優異的散熱特性且在上表面及下表面二者上進行電路再分佈的半導體封裝基板的方法以及使用所述方法製造的半導體封裝基板。本發明的範圍並不受上述效果限制。
應理解，本文中所述的實施例應被視為僅具有說明性意義，而並非用於限制目的。對每一實施例中的特徵或方面的說明通常應被視為也可用於其它實施例中的其他類似特徵或方面。
儘管已參照圖式闡述了一個或多個實施例，然而所屬領域中的一般技術人員應理解，在不背離由以上申請專利範圍所界定的精神及範圍的條件下，在本文中可作出形式及細節上的各種改變。
10‧‧‧基礎基板
10a‧‧‧上表面
10b‧‧‧下表面
10c‧‧‧溝槽
11‧‧‧柱
14‧‧‧下部電路配線
16‧‧‧粗糙鍍覆層
20‧‧‧樹脂
30‧‧‧導電層
31‧‧‧第一導電層
32‧‧‧第二導電層
34‧‧‧上部電路配線
40‧‧‧電路保護層
50‧‧‧鍍覆層或有機塗布層
結合所附圖式閱讀對實施例的以下說明，這些方面和/或其他方面將變得顯而易見並更易於理解，在所附圖式中： 圖1至圖8是示意性地示出根據實施例的製造半導體封裝基板的方法的製程的剖視圖。 圖9是根據另一個實施例的半導體封裝基板的剖視圖。

Claims (10)

  1. 一種製造半導體封裝基板的方法，所述方法包括： 通過對包含導電材料的基礎基板的上表面進行蝕刻來形成溝槽及柱； 使用樹脂填充所述溝槽； 移除暴露到所述溝槽的外部的所述樹脂，以使所述柱的上表面與所述樹脂的上表面處於相同的水平高度； 在所述柱的所述上表面及所述樹脂的所述上表面的整個區域上形成導電層；以及 通過將所述導電層及所述基礎基板的下表面同時圖案化來形成包括上部電路配線及下部電路配線的電路配線。
  2. 如申請專利範圍第1項所述的製造半導體封裝基板的方法，其中所述導電層是通過堆疊第一導電層與第二導電層來形成，且 所述第一導電層的厚度小於所述第二導電層的厚度。
  3. 如申請專利範圍第2項所述的製造半導體封裝基板的方法，其中所述第一導電層是通過濺射方法形成。
  4. 如申請專利範圍第2項所述的製造半導體封裝基板的方法，其中所述第一導電層是通過濺射方法形成，且所述第二導電層是通過電鍍方法形成。
  5. 如申請專利範圍第1項所述的製造半導體封裝基板的方法，更包括：在形成所述導電層之前，對所述樹脂執行表面處理。
  6. 如申請專利範圍第1項所述的製造半導體封裝基板的方法，更包括：在形成所述電路配線之前，對所述基礎基板的下表面進行完全蝕刻。
  7. 如申請專利範圍第1項所述的製造半導體封裝基板的方法，更包括：在形成所述電路配線之後，在所述電路配線的至少一部分中形成電路保護層。
  8. 如申請專利範圍第7項所述的製造半導體封裝基板的方法，其中所述樹脂及所述電路保護層中的每一者包含感光性樹脂。
  9. 如申請專利範圍第7項所述的製造半導體封裝基板的方法，更包括：在形成所述電路保護層之後，在暴露出的電路圖案上形成鍍覆層或有機塗布層。
  10. 一種填充有樹脂的半導體封裝基板，所述半導體封裝基板包括： 上部電路配線，設置在所述樹脂的上表面上； 下部電路配線，設置在所述樹脂的下表面上；以及 柱，穿透所述樹脂並將所述上部電路配線連接到所述下部電路配線， 其中所述上部電路配線是與所述柱分開的，且所述下部電路配線的至少一部分與所述柱成一體地形成。
TW107126782A 2017-08-31 2018-08-02 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 TWI772480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170111038A KR102069659B1 (ko) 2017-08-31 2017-08-31 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR10-2017-0111038 2017-08-31
??10-2017-0111038 2017-08-31

Publications (2)

Publication Number Publication Date
TW201913915A true TW201913915A (zh) 2019-04-01
TWI772480B TWI772480B (zh) 2022-08-01

Family

ID=65436981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126782A TWI772480B (zh) 2017-08-31 2018-08-02 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板

Country Status (5)

Country Link
US (2) US10811302B2 (zh)
JP (1) JP2019047115A (zh)
KR (1) KR102069659B1 (zh)
CN (1) CN109427598A (zh)
TW (1) TWI772480B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830321B (zh) * 2021-09-15 2024-01-21 南韓商海成帝愛斯股份有限公司 半導體封裝基板、製造其的方法和半導體封裝

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
KR102535353B1 (ko) * 2020-12-09 2023-05-23 해성디에스 주식회사 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR102574456B1 (ko) * 2021-09-28 2023-09-06 해성디에스 주식회사 반도체 패키지 기판용 조성물, 이를 포함하는 반도체 패키지 기판 및 이의 제조방법
CN118412304B (zh) * 2024-07-03 2024-09-03 四川蓝辉先进新材料科技有限公司 一种半导体材料封装用衬底制备装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545328B1 (en) * 1991-11-29 1997-03-19 Hitachi Chemical Co., Ltd. Printed circuit board manufacturing process
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP3830726B2 (ja) 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
JP2001332860A (ja) 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
JP4245365B2 (ja) * 2003-02-03 2009-03-25 三洋電機株式会社 多層基板の製造方法およびそれを用いた回路装置の製造方法
JP4337358B2 (ja) * 2003-02-17 2009-09-30 日立化成工業株式会社 積層用中間配線部材、配線板及びそれらの製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2006093303A (ja) * 2004-09-22 2006-04-06 Fujikura Ltd プリント配線板およびその製造方法
JP2006249519A (ja) * 2005-03-11 2006-09-21 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
KR20070111549A (ko) 2005-03-11 2007-11-21 히다치 가세고교 가부시끼가이샤 구리의 표면 처리 방법 및 구리
JP2007134364A (ja) 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
KR100797719B1 (ko) 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP2009016518A (ja) 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
WO2009008041A1 (ja) * 2007-07-06 2009-01-15 Fujitsu Limited 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
KR20090103605A (ko) * 2008-03-28 2009-10-01 삼성테크윈 주식회사 인쇄회로기판의 제조 방법
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
KR101862243B1 (ko) 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
JP2014216599A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 配線基板およびその製造方法
CN104766832B (zh) * 2014-01-03 2020-07-14 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
KR102141102B1 (ko) * 2014-01-09 2020-08-04 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP6031642B2 (ja) * 2014-02-28 2016-11-24 板橋精機株式会社 パワーモジュールとその製造方法
KR102510370B1 (ko) * 2014-10-06 2023-03-17 도레이 카부시키가이샤 수지 조성물, 내열성 수지막의 제조 방법, 및 표시 장치
JP2016082151A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板およびその製造方法
JP6368635B2 (ja) * 2014-12-10 2018-08-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9520352B2 (en) 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
JP6538396B2 (ja) * 2015-03-27 2019-07-03 株式会社ジェイデバイス 半導体装置
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
JP6627390B2 (ja) 2015-10-06 2020-01-08 日立化成株式会社 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP6584939B2 (ja) 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830321B (zh) * 2021-09-15 2024-01-21 南韓商海成帝愛斯股份有限公司 半導體封裝基板、製造其的方法和半導體封裝

Also Published As

Publication number Publication date
US20200411362A1 (en) 2020-12-31
US11876012B2 (en) 2024-01-16
US10811302B2 (en) 2020-10-20
TWI772480B (zh) 2022-08-01
JP2019047115A (ja) 2019-03-22
KR20190024243A (ko) 2019-03-08
KR102069659B1 (ko) 2020-01-23
CN109427598A (zh) 2019-03-05
US20190067082A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP5331958B2 (ja) 配線基板及び半導体パッケージ
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
TW201446103A (zh) 電路板及其製作方法
JP2010171387A (ja) 回路基板構造及びその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
TWI643532B (zh) 電路板結構及其製造方法
CN210928127U (zh) 部件承载件
TWI671864B (zh) 半導體封裝基板及其製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
CN104576402B (zh) 封装载板及其制作方法
JP2004103911A (ja) 配線形成方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TW201714504A (zh) 晶片封裝基板及其製作方法
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
JP5958275B2 (ja) プリント基板の製造方法
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same