[go: up one dir, main page]

TW201834088A - 晶片封裝方法及封裝結構 - Google Patents

晶片封裝方法及封裝結構 Download PDF

Info

Publication number
TW201834088A
TW201834088A TW106141645A TW106141645A TW201834088A TW 201834088 A TW201834088 A TW 201834088A TW 106141645 A TW106141645 A TW 106141645A TW 106141645 A TW106141645 A TW 106141645A TW 201834088 A TW201834088 A TW 201834088A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
rewiring
protective layer
encapsulation
Prior art date
Application number
TW106141645A
Other languages
English (en)
Other versions
TWI756311B (zh
Inventor
輝星 周
Original Assignee
新加坡商Ｐｅｐ創新私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商Ｐｅｐ創新私人有限公司 filed Critical 新加坡商Ｐｅｐ創新私人有限公司
Publication of TW201834088A publication Critical patent/TW201834088A/zh
Application granted granted Critical
Publication of TWI756311B publication Critical patent/TWI756311B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明公開了一種晶片封裝方法及封裝結構。所述晶片封裝方法包括：在待封裝晶片的正面形成保護層；將正面形成有保護層的所述待封裝晶片貼裝於第一載板上，所述待封裝晶片的背面朝上，正面朝向所述第一載板；形成第一包封層，所述第一包封層形成在所述待封裝晶片背面以及露出的所述第一載板上；剝離所述第一載板，露出所述保護層。本公開通過將待封裝晶片的正面形成保護層後貼裝於載板上，之後再對待封裝晶片上形成第一包封層時，可以防止包封材料滲透到待封裝晶片及載板的縫隙中，進而破壞待封裝晶片上的電路結構和/或焊墊等。

Description

晶片封裝方法及封裝結構
本公開涉及半導體技術領域，尤其涉及一種晶片封裝方法及封裝結構。
已有技術中，一種常見的晶片封裝技術主要包含下述工藝過程：首先將晶片正面通過膠帶黏接在襯底晶圓上，進行晶圓級塑封，將襯底晶圓剝離，然後在晶片正面進行再佈線，形成再佈線層，並進行封裝。
本公開第一方面提供了一種晶片封裝方法，包括： 在待封裝晶片的正面形成保護層； 將正面形成有保護層的所述待封裝晶片貼裝於第一載板上，所述待封裝晶片的背面朝上，正面朝向所述第一載板； 形成第一包封層，所述第一包封層形成在所述待封裝晶片背面以及露出的所述第一載板上； 剝離所述第一載板，露出所述保護層。
可選地，在待封裝晶片的正面形成保護層，包括： 在晶圓正面形成保護層； 將形成有保護層的所述晶圓切割成多個所述待封裝晶片。
可選地，將形成有保護層的所述晶圓切割成多個所述待封裝晶片之前，還包括： 在所述保護層上與多個所述待封裝晶片的焊墊相對應的位置處形成保護層開口。
可選地，在所述保護層上與多個所述待封裝晶片的焊墊相對應的位置處形成保護層開口之後，還包括： 在所述保護層開口中填充導電介質，使得導電介質與所述待封裝晶片的焊墊電連接。
可選地，將正面形成有保護層的所述待封裝晶片貼裝於第一載板上，包括： 在所述第一載板上形成黏接層； 將所述待封裝晶片通過所述黏接層黏貼於所述第一載板的預定位置處。
可選地，剝離所述第一載板，暴露出所述保護層之後，還包括： 在所述保護層上形成保護層開口，所述保護層開口位於所述待封裝晶片的焊墊處； 在所述保護層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
可選地，剝離所述第一載板，暴露出所述保護層之後，還包括： 在所述保護層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
可選地，所述方法還包括： 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。
可選地，所述方法還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
可選地，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的鈍化層上形成第二包封層，並露出所述第一導電凸柱；或， 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的保護層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第一開口； 在所述第一開口內形成第一導電凸柱。
可選地，在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱； 在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱；或， 形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層以及露出的第二包封層上形成第三包封層； 在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第二開口； 在所述第二開口內形成第二導電凸柱。
可選地，將正面形成有保護層的所述待封裝晶片貼裝於第一載板上之後，還包括： 形成密封層，所述密封層包裹在所述至少一個待封裝晶片的四周。
可選地，將所述包封層包封住的所述至少一個待封裝晶片從所述第一載板剝離之前，還包括： 在包封層上黏貼第二載板。
可選地，所述方法還包括： 將至少一個被動元件貼裝於所述第一載板上鄰近所述待封裝晶片的位置處，所述至少一個被動元件的背面朝上，正面朝向所述第一載板。
可選地，所述方法還包括： 在所述至少一個被動元件為導電凸柱或連接元件時，使得所述至少一個被動元件的厚度大於或等於所述至少一個待封裝元件，且在形成第一包封層時將所述第一包封層減薄至所述至少一個被動元件的表面。
可選地，所述方法將至少一個被動元件貼裝於所述第一載板上鄰近所述待封裝晶片的位置處，所述至少一個被動元件的正面朝向所述第一載板。
根據本公開第二方面，提供了一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有多個內凹的第一腔體； 多個晶片，分別位於多個所述第一腔體內，所述多個晶片的背面朝向所述第一包封層； 保護層，形成於所述多個晶片的正面，且所述保護層上形成有保護層開口，所述保護層開口位於所述多個晶片正面的焊墊對應位置處； 再佈線結構，形成於所述多個晶片的正面，用於將所述多個晶片正面的焊墊引出。
根據本公開第三方面，還提供了一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有內凹的第一腔體； 晶片，位於所述第一腔體內，所述晶片的背面朝向所述第一包封層； 保護層，形成於所述晶片的正面，且所述保護層上形成有保護層開口，所述保護層開口位於所述晶片正面的焊墊對應位置處； 再佈線結構，形成於所述晶片的正面，用於將所述晶片正面的焊墊引出。
可選地，所述晶片封裝結構還包括： 密封層，形成於所述第一包封層上表面以及包裹在所述至少一個待封裝晶片的四周，和/或所述密封層連續不間斷的覆蓋在所述第一包封層上表面以及至少包裹在所述晶片的四周。
可選地，所述再佈線結構包括： 第一再佈線層，形成於所述保護層和露出的第一包封層上，且通過所述保護層開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層以及露出的所述第一包封層上，且具有第一開口，所述第一開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
可選地，所述再佈線結構包括： 第一再佈線層，形成於所述保護層上，且通過所述保護層開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層以及露出的所述第一包封層上，且具有第一開口，所述第一開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
可選地，所述晶片封裝結構還包括： 至少一個被動元件，位於所述第一包封層上設置的至少一個內凹的第二腔體內，所述第二腔體鄰近所述第一腔體設置，所述至少一個被動元件的背面朝向所述第一包封層，所述至少一個被動元件的正面與所述第一再佈線層電連接。
為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。
在封裝過程中，待封裝晶片的正面貼裝於載板上後，在對待封裝晶片的背面進行包封時，通常需要高壓成型的方式形成包封層，而這個過程中包封材料容易滲入到待封裝晶片與載板之間的縫隙當中，進而會破壞待封裝晶片正面的焊墊和/或電路等，造成晶片不良率升高。
根據本公開的各個實施例，提供了一種晶片封裝方法。在封裝過程中，在待封裝晶片的正面形成保護層，將正面形成有保護層的待封裝晶片貼裝於第一載板上，待封裝晶片的正面朝向所述第一載板，而背面朝上，即相對載板朝外；之後形成第一包封層，覆蓋住所述待封裝晶片以及所述第一載板。在包封完成後，將第一載板剝離，即去除第一載板，暴露出保護層以及第一包封層。本公開的上述實施方式，通過將待封裝晶片的正面形成保護層後貼裝於載板上，之後再對待封裝晶片上形成第一包封層時，可以防止包封材料滲透到待封裝晶片及載板的縫隙中，進而破壞待封裝晶片上的電路結構和/或焊墊等。
圖1是根據本公開一實例性實施例提出的晶片封裝方法的流程圖。如圖1所示，晶片封裝方法包括下述步驟101～104。其中：
在步驟101中，在待封裝晶片的正面形成保護層。
在一實施例中，待封裝晶片是通過對一個半導體晶圓進行減薄、切割而成，每個半導體晶圓可以形成多個待封裝晶片，待封裝晶片之間具有切割道，每個半導體晶圓經過減薄、切割後形成多個晶片。待封裝晶片的正面由晶片內部電路引出至晶片表面的導電電極構成，焊墊製備在這些導電電極上。
本實施例中，在將待封裝晶片貼裝於第一載板之前，在待封裝晶片的正面形成保護層。所述保護層可以在將半導體晶圓切割成多個待封裝晶片之前形成在半導體晶圓的正面，之後再對半導體晶圓進行切割，得到正面形成有保護層的待封裝晶片。當然可以理解的是，在工藝允許的情況下，還可以將半導體晶圓切割成待封裝晶片後，在每個待封裝晶片正面形成保護層，具體根據實際的情況選擇。
圖2示出了本公開一示例性實施例中晶片封裝方法的工藝流程圖。
如圖2（a）所示，在半導體晶圓100正面即對應待封裝晶片201正面的表面形成一保護層202，之後再將形成有保護層202的所述半導體晶圓100沿著切割道進行切割，得到多個形成有保護層的待封裝晶片201。
保護層202採用絕緣材料，如聚醯亞胺、環氧樹脂、ABF(Ajinomoto buildup film)以及聚苯噁唑 (PBO, Polybenzoxazole)等。可選地，保護層的材料選擇絕緣，且能夠適應化學清洗、研磨等的材料。保護層可以通過層壓(Lamination)、塗覆(Coating)、印刷(Printing)等方式形成在半導體晶圓上。由於半導體晶圓100再被切割之前通常會被磨薄，如磨薄到50微米，因此在操作半導體晶圓100時，通過在半導體晶圓100正面形成保護層202，既能夠對半導體晶圓100正面的電路起到保護作用，還能對超薄的半導體晶圓100起到一定的支撐作用。
在步驟102中，將正面形成有保護層的所述待封裝晶片貼裝於第一載板上，所述待封裝晶片的背面朝上，正面朝向所述第一載板。
如圖2（b）所示，正面形成有保護層202的待封裝晶片201（圖中示出了多個待封裝晶片）貼裝於第一載板200。正面形成有保護層202的待封裝晶片201與第一載板200之間通過黏接層203連接，保護層202與黏接層203直接接觸。
在一實施例中，載板200的形狀可包括：圓形、矩形或其他形狀，本公開對載板200的形狀不做限定。載板200可以是小尺寸的晶圓襯底，也可以是更大尺寸的載板，例如不鏽鋼板、聚合物基板等。利用本公開實施例的晶片封裝方法，可採用的載板尺寸能夠達到600×600 mm。
在一實施例中，待封裝晶片201可以通過黏接層203貼裝於載板200，且黏接層203可採用易剝離的材料，以便將載板200和背面封裝好的待封裝晶片201剝離開來，例如可採用通過加熱能夠使其失去黏性的熱分離材料。在其他實施例中，黏接層203可採用兩層結構，熱分離材料層和晶片附著層，熱分離材料層黏貼在載板200上，在加熱時會失去黏性，進而能夠從載板200上剝離下來，而晶片附著層採用具有黏性的材料層，可以用於黏貼待封裝晶片201。而待封裝晶片201從載板200剝離開來後，可以通過化學清洗方式去除其上的晶片附著層。在一實施例中，可通過層壓、印刷等方式，在載板200上形成黏接層203。
在一實施例中，如圖3所示，載板200上預先設置有待封裝晶片201的黏貼位置，在形成黏接層203之後，將正面形成有保護層202的待封裝晶片201黏貼在載板200的預定位置A處。在一實施例中，形成黏接層203之前，可採用雷射、機械刻圖、光刻等方式在載板200上預先標識出待封裝晶片的黏貼位置，而同時待封裝晶片201上也設置有對位標識，以在黏貼時與載板200上的黏貼位置瞄準對位。需要注意的是，保護層在某種光線下可以是透明的，以便能夠看清設置在待封裝晶片201上的對位標識，能夠將待封裝晶片201準確無誤的黏貼在預定位置A處。此外，除了在載板上黏貼待封裝晶片201之外，如果封裝體需要被動元件的話，還可以在待封裝晶片201的周圍黏貼上被動元件。可以理解的是，一次封裝過程中，待封裝晶片201可以是多個，即在載板200上同時貼裝多個待封裝晶片201，進行封裝，並在完成封裝後，再切割成多個封裝體；一個封裝體可以包括一個或多個晶片，而多個晶片的位置可以根據實際產品的需要進行自由設置。
在另一實施例中，將形成有保護層的所述晶圓切割成多個所述待封裝晶片之前，還包括：在所述保護層上與多個所述待封裝晶片的焊墊相對應的位置處形成保護層開口。如圖2（c）所示，在將形成有保護層202的半導體晶圓100切割成多個待封裝晶片之前，在保護層202上與多個待封裝晶片201的焊墊相對應的位置處形成多個保護層開口2021，使得待封裝晶片201正面的焊墊或者從焊墊引出的線路從保護層開口2021暴露出來。如果保護層材料是雷射反應性材料，可以採用雷射圖形化的方式一次形成一個保護層開口2021的方式開孔；如果保護層材料是光敏材料，則可以採用光刻圖形化方式，一次形成多個保護層開口2021的開孔方式。保護層開口2021的形狀可以是圓的，當然也可以是其他形狀如橢圓形、方形、線形等。在一可選的實施例中，如圖2（d）所示，在所述保護層202上形成有多個保護層開口2021，將晶片上的焊墊從所述保護層開口2021露出。在形成有所述保護層202的晶片黏貼在所述載板200的黏接層203上之後，多個保護層開口2021呈中空狀態。
在另一實施例中，在所述保護層上與多個所述待封裝晶片的焊墊相對應的位置處形成第一開口之後，還包括：在所述保護層開口中填充導電介質，使得導電介質與所述待封裝晶片的焊墊電連接。導電介質在保護層開口中形成豎直的連接結構，使得將晶片表面的焊墊單一方面延伸至保護層表面，保護層可以圍繞形成在連接結構的四周。如圖2（e）所示，在保護層開口2021中填充導電介質2022，將待封裝晶片203正面電路上的焊墊引出至保護層202的表面，以便後續工藝中進行再佈線。在一可選的實現方式中，如圖2（f）所示，在所述保護層202上形成多個保護層開口2021，且保護層開口2021中填充導電介質，導電介質在保護層開口中形成豎直的連接結構2022，將晶片上的焊墊沿豎直方向引出至保護層202的表面。所述保護層202和所述連接結構2022黏貼在所述載板200的黏接層203上。
本公開實施例，通過預先在保護層202上形成保護層開口2021和/或填入導電介質的方式，使得晶片正面的焊墊位置可以通過保護層開口2021精準定位，且保護層開口面積可以做的更小，開口之間的間距也能夠更小，這樣使得後續再佈線時，佈線可以更加緊密，不用擔心晶片焊墊位置定位偏差的問題。
在步驟103中，形成第一包封層，所述第一包封層形成在所述待封裝晶片以及露出的所述第一載板上。
第一包封層204形成在待封裝晶片201的背面以及露出的所述第一載板200上，如果露出的第一載板200上形成有黏接層203時，第一包封層204形成在待封裝晶片201的背面以及露出的黏接層203上，如圖2（g）所示。第一包封層204用於將第一載板200和待封裝晶片201完全包封住，以重新構造一平板結構，以便在將載板200剝離後，能夠繼續在重新構造的該平板結構上進行再佈線和封裝。
可選地，在形成第一包封層204之前，可以執行一些前處理步驟，例如化學清洗、電漿清洗方式，將表面的雜質去除，以便第一包封層與待封裝晶片和第一載板之間能夠連接的更加緊密，不會出現裂開的現象。
在一實施例中，第一包封層204可採用層壓環氧樹脂膜或ABF（Ajinomoto buildup film）的方式形成，也可以通過對環氧樹脂化合物進行射出成型(Injection molding)、壓模成型(Compression molding)或轉移成型(Transfer molding)的方式形成。第一包封層204包括與第一載板200相對的第一表面2041，基本上呈平板狀，且與所述第一載板200的表面平行。第一包封層204的厚度可以通過對第一表面2041進行研磨或拋光來減薄，在一實施例中，第一包封層204的厚度可減薄至待封裝晶片201的背面。
在利用第一包封層204包封時，由於第一包封層在成型時需要高壓成型，在此過程中包封材料容易滲透到第一載板200與待封裝晶片201之間。通過本公開實施例，在待封裝晶片201正面形成一層保護層202，保護層202與黏接層203的連接更加緊密，因此能夠防止包封材料滲透到兩者之間，而且即使包封材料有滲入，在與載板剝離之後，還可以通過化學方式或者研磨方式直接處理保護層202的表面，而不會直接接觸到待封裝晶片201的正面，進而無法破壞待封裝晶片201正面的電路結構。
在步驟104中，剝離所述載板，露出所述保護層。
在一實施例中，如圖2（h）所示，可直接機械的剝離第一載板200；如果第一載板200與保護層202之間的黏接層203具有熱分離材料時，還可以通過加熱的方式，使得黏接層203上的熱分離材料在遇熱後降低黏性，進而剝離第一載板200。第一載板200剝離後，暴露出了朝向第一載板200的第一包封層203的下表面和保護層202。剝離第一載板200後，得到了包括待封裝晶片201、覆蓋在待封裝晶片201正面的保護層202以及包封待封裝晶片201背面的第一包封層204的平板結構。在形成的上述平板結構上，可以根據實際情況進行再佈線等。
本公開實施例中，在剝離了第一載板200之後，暴露出保護層202以及第一包封層204的表面，此時黏接層202中晶片附著層還存在於保護層202和第一包封層204的表面，而通過化學方式去除時，保護層202還能夠保護晶片表面不受破壞；在完全去除黏接層後，如果之前滲入了包封材料時，還可以採用化學清洗或研磨的方式使得表面平整，有利於後面佈線；而如果沒有保護層，則無法通過化學方式或者研磨的方式處理晶片表面，以免破壞晶片正面的電路。
在一實施例中，剝離所述第一載板，暴露出所述保護層之後，還包括：在所述保護層上形成保護層開口，所述保護層開口位於所述待封裝晶片的焊墊處；在所述保護層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
如圖2（i）所示，在剝離第一載板200之後，在保護層202上形成多個保護層開口2021，每個保護層開口2021至少對應位於待封裝晶片201的焊墊或者從焊墊引出的線路上，使得待封裝晶片201正面的焊墊或者從焊墊引出的線路從保護層開口2021暴露出來。如果保護層材料是雷射反應性材料，可以採用雷射圖形化的方式一次形成一個保護層開口2021的方式開孔；如果保護層材料是光敏材料，則可以採用光刻圖形化方式，一次形成多個保護層開口2021的開孔方式。保護層開口2021的形狀可以是圓的，當然也可以是其他形狀如橢圓形、方形、線形等。
如圖2（j）所示，形成保護層開口2021之後，在所述保護層202上進行再佈線，即形成第一再佈線層206。本實施例中，待封裝晶片201正面具有晶片內部電路的焊墊，通過在待封裝晶片201正面上進行再佈線，可以將這些焊墊引出。
在一實施例中，如圖2（j）所示，第一再佈線層206形成在保護層202的表面上，採用導電材料製成，例如銅等金屬。第一再佈線層206包括填充在保護層開口2021的連接部2061以及形成在保護層202表面的圖形化線路2062，連接部2061與待封裝晶片201表面的焊墊形成電連接，且圖形化線路2062與連接部2061形成電連接。
在另一實施例中，如果保護層202上已經形成了保護層開口2021，則剝離所述第一載板，暴露出所述保護層之後，還包括：在所述保護層上形成第一再佈線層206，第一再佈線層206的導電材料填充至保護層開口2021中，使所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
在將形成有保護層202的待封裝晶片貼裝於第一載板200之前，如果在保護層202上已經先形成了保護層開口2021，且在保護層開口2021中填充了導電介質的情況下，可以直接在保護層202上進行再佈線，即形成第一再佈線層205。
在傳統工藝中，由於待封裝晶片正面是裸露的，因此形成再佈線層之前，需要在待封裝晶片正面形成鈍化層，並對鈍化層進行開孔之後再形成再佈線層，而本公開的上述方式，通過在待封裝晶片201正面形成保護層202，不但能夠保護待封裝晶片201在後續工藝中不被破壞，還能夠省卻鈍化層的製作步驟，大大節省了製作成本。
當然，在另一種實施方式中，形成再佈線層時，如果需要表面是完整的同一材料的話，還是可以在保護層202上形成一層鈍化層401，如圖4（a）所示；之後在鈍化層表面形成保護層開口2021，保護層開口2021貫穿鈍化層401、保護層202，並對應於晶片正面的焊墊，如圖4（b）所示；之後形成第一再佈線層206，第一再佈線層206的導電材料填充至保護層開口2021中，形成連接結構2061，如圖4（c）所示。
在一實施例中，在保護層上形成第一再佈線層之後，還包括：在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。在一實施例中，如圖2（k）所示，形成第一再佈線層206之後，利用第二包封層207對其進行封裝。在封裝完成後，第一再佈線層206上的焊墊通過第一導電凸柱208（例如金屬柱或外突焊墊等）從第二包封層207表面引出。第一導電凸柱208的形狀可以是圓的，當然也可以是其他形狀如橢圓形、方形、線形等。
在一實施例中，如果在保護層202上已經形成有保護層開口2021和/或連接結構2022的情況下，在形成第一佈線層206時，可以直接看到保護層開口2021和/或連接結構2022，因此形成第一佈線層206時能夠更加準確的對位。
在一實施例中，形成有鈍化層的實施方式中，形成第一導電凸柱208以及第二包封層207的結構如圖4（d）和圖4（e）所示。
在一實施例中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括：在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱；在所述第一再佈線層以及露出的保護層上形成第二包封層，並露出所述第一導電凸柱。例如，如圖2（l）所示，在第一再佈線層206的圖形化線路上通過光刻和電鍍方式形成第一導電凸柱208，之後再如圖2（k）所示形成第二包封層207。
在另一實施例中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括：在所述第一再佈線層上形成第二包封層；在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第一開口；在所述第一開口內形成第一導電凸柱。例如，如圖2（m）所示，可以在第一再佈線層206上形成第二包封層207，之後在第二包封層207上通過開孔形成第一開口2071，並在第一開口2071中填充導電材料形成第一導電凸柱208。又一實施例中，第一開口2071可不被填充，使完成後的封裝體的第一再佈線層的焊墊或連接點從第一開口2071中露出。
第一導電凸柱208的形狀優選為圓形，當然也可以是長方形、正方形等其他形狀，且導電凸柱208與第一再佈線層電連接。
在一實施例中，第二包封層207可通過層壓(Lamination)、成型(Molding)或印刷(Printing)的方式形成，優選採用環氧化合物。第二包封層207覆蓋在第一再線層206上，第一再佈線層206通過第一導電凸柱208從第二包封層207表面露出。通過先形成第一導電凸柱208，再形成第二包封層207的方式包封時，可以將第二包封層207覆蓋住第一包封層204、保護層202和第一再佈線層206上的所有露出表面，之後再減薄至第一導電凸柱208的表面。
在一實施例中，在多個待封裝晶片201一起封裝的情況，完成第一再佈線層的封裝後，通過雷射或機械切割方式將整個封裝結構切割成多個封裝體，如圖2（n）所示，形成的封裝體的結構圖如圖7所示。而在保護層表面形成有鈍化層情形下，完成第一再佈線層的封裝後，通過雷射或機械切割方式將整個封裝結構切割成多個封裝體的結構如圖4（f）所示。
在另一實施例中，在所述至少一個待封裝晶片的正面通過重佈線工藝完成封裝還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
本一實施例中，如圖2（o）所示，在第二包封層207上形成第二再佈線層209，第一再佈線層206上的焊墊與第二再佈線層209通過第一導電凸柱208電連接，而第二再佈線層209上的焊墊通過第二導電凸柱211引出，並且第二再佈線層209以及露出的第二包封層207由第三包封層210覆蓋，第二導電凸柱211通過第三包封層210上的第二開口引出第二再佈線層209上的焊墊或連接點。通過這種方式，可以實現多層封裝結構。形成的多層封裝體的結構圖如圖12所示。而在保護層202表面形成有鈍化層的情形下，形成第二再佈線層209後的結構如圖4（g）所示。
在一實施例中，形成第三包封層，用於包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括：在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱；在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱。在另一實施例中，形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括：在所述第二再佈線層以及露出的第二包封層上形成第三包封層；在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第二開口；在所述第二開口內形成第二導電凸柱。
第二再佈線層的形成方式與第一再佈線層的形成方式類似，可以在第二再佈線層形成後，在第二再佈線層上形成第二導電凸柱，之後再形成第三包封層，並通過相應工藝露出所述第二導電凸柱，使得第二導電凸柱能夠將所述第二再佈線層上的焊墊或連接點引出；還可以先在第二再佈線層上形成第三包封層，然後在第三包封層上形成第二開口，並在第二開口中形成第二導電凸柱，使得第二導電凸柱能夠與第二再佈線層上的焊墊或連接點電連接。具體細節可參見上述對第一再佈線層的描述，在此不再贅述。
根據本公開一實施例，上述晶片封裝方法中，在步驟102之後，還包括：形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周。
如圖5（a）所示，密封層205形成在待封裝晶片背面和露出的黏接層203上，從而將待封裝晶片201包裹起來。在一實施例中，密封層205可採用聚合物絕緣材料液體或糊狀體，可通過噴塗(Spraying)、印刷(Printing)、塗覆(Coating)等方式形成，且密封層205的厚度小於待封裝晶片201的厚度。可選地，在一實施例中，可以將形成在待封裝晶片201背面的密封層205去除。例如可採用板子、帶子等物體將待封裝晶片201背面的多餘密封層材料黏除，減小後續形成的第一包封層的厚度，進而減小最終封裝體的厚度。
在實際操作過程中，聚合物絕緣材料較佳為液體或者糊狀，因此在噴塗完成後，會流向待封裝晶片201的四周，覆蓋任何空隙，達到厚度均勻，並在通過固化方式固化後，可以使得密封層205包裹住待封裝晶片201，以使待封裝晶片201的位置固定不變，如圖5（a）所示。密封層205的形狀主要取決於密封層材料的黏性、張力等特性。當然，在其他實施例中，密封層205還可以通過注射(Dispensing)等方式，通過空氣或機械產生的壓力將密封層材料注入到待封裝晶片之間的黏接層203上，使密封層材料不會覆蓋待封裝晶片201背面，如圖5（b）所示。密封層材料須採用固化材料，並以高溫或紫外線等方式進行固化。本公開上述實施例，通過密封層205包裹住待封裝晶片201的四周，可避免待封裝晶片201在後續工藝中發生位移後，導致由於無法預估發生移位後的待封裝晶片201的位置而造成再佈線層與待封裝晶片201正面的焊墊無法電連接等的情形。
密封層205在形成時，覆蓋整個載板200的表面，密封層205連續不間斷的形成在所述第一包封層上表面以及至少包裹在所述待封裝晶片的四周；載板200剝落之後，暴露出來的表面是保護層202和密封層205的表面。在一實現方式中，可以選擇與保護層202相匹配的密封層材料，即保護層材料和密封層材料的膨脹係數、彈性模數等特性較為相近，使得形成第一佈線層206形成在兩種材料上之後，不會因為材料特性的不同，而影響佈線。可選地，保護層材料和密封層材料可以採用同一種材料。另外，在上述實施例中，可以通過形成了密封層205和保護層202，更可以減少對鈍化層的依賴。
在該實施例中，形成密封層205之後，對應於上述步驟103，形成第一包封層204；這種方式下，第一包封層204形成在密封層205的表面，或者密封層205及待封裝晶片201背面（如果將晶片背面的密封層材料先去除了），如圖5（c）所示。第一包封層204的形成方式以及材料等細節具體見對步驟103的描述，在此不再贅述。
該實施例中，形成第一包封層204之後，對應於上述步驟104，剝離載板200，露出所述保護層，如圖5（d）所示。之後在保護層202上形成保護層開口2021，如圖5（e）所示。之後再形成第一佈線層206，第一佈線層206形成在保護層203的表面，佈線層材料同時填充至保護層開口2021中，形成連接結構2061，如圖5（f）所示；之後在第一佈線層206上形成第一導電凸柱208以及第二包封層207，第一導電凸柱208用於將第一佈線層206引至第二包封層207的表面，如圖5（g）和5（h）所示。在僅需要單層佈線的結構中，可以通過切割得到多個封裝體，如圖5（i）所示。切割之後，每個封裝體的結構如圖9所示。
如果需要進一步再佈線的話，可以在第二包封層207上形成第二再佈線層209，第二再佈線層209通過第一導電凸柱208與第一再佈線層206電連接，如圖5（j）所示。上述步驟的具體細節可參見上述在步驟104之後對再佈線的過程的詳細描述，在此不再贅述。
在一實施例中，在第一載板200上形成黏接層203之後，在黏接層203上還可以貼裝被動元件，被動元件貼裝於第一載板200的預定位置處，使得被動元件位於鄰近待封裝元件的位置處。被動元件的背面朝向第一包封層，在形成第一再佈線層206之後，被動元件的正面與第一再佈線層電連接。
圖6是根據本公開一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。如圖6所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，形成於所述晶片201的正面，用於將所述晶片201正面的焊墊引出。
圖7是根據本公開另一示例性實施例中晶片封裝結構的結構示意圖。如圖7所示，晶片封裝結構，包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，包括： 第一再佈線層206，形成於所述保護層202以及第一包封層204上，且通過所述保護層開口2021與所述晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的第一包封層204上，且具有第一開口2071，所述第一開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208。
本實施例中，上述晶片封裝結構可以通過上述晶片封裝方法以及圖2（a）～（o）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。
圖8是根據本公開另一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。如圖8所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 密封層205，形成於所述第一包封層204上表面以及至少包裹所述晶片201的四周； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，形成於所述晶片201的正面，用於將所述晶片201正面的焊墊引出。
圖9是根據本公開另一示例性實施例中晶片封裝結構的結構示意圖。如圖9所示，晶片封裝結構，包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 密封層205，形成於所述第一包封層204上表面以及至少包裹所述晶片201的四周； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，包括： 第一再佈線層206，形成於所述保護層202以及密封層205上，且通過所述保護層開口2021與所述晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的密封層205上，且具有第一開口2071，所述第一開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208。
本實施例中，上述晶片封裝結構可以通過上述晶片封裝方法以及圖2（a）～（o）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。
圖10是根據本公開一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。如圖10所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，包括： 鈍化層401，形成在所述保護層202以及第一包封層204上； 第一再佈線層206，形成於所述鈍化層401上，且通過所述保護層開口2021與所述晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的第一包封層204上，且具有第一開口2071，所述第一開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208。
本實施例中，上述晶片封裝結構可以通過上述晶片封裝方法以及圖4（a）～（g）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。
圖11是根據本公開一示例性實施例中晶片封裝結構的結構示意圖。如圖11所示，晶片封裝結構，包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 密封層205，形成於所述第一包封層204上表面以及至少包裹在所述晶片201的四周； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，包括： 鈍化層401，形成在所述保護層202以及所述密封層205上； 第一再佈線層206，形成於所述鈍化層401上，且通過所述保護層開口2021與所述晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的密封層205上，且具有第一開口2071，所述第一開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208。
本實施例中，上述晶片封裝結構可以通過上述晶片封裝方法以及圖5（a）～（j）所示的工藝流程得到，具體細節可參見上述對晶片封裝方法以及工藝流程的詳細介紹，在此不再贅述。
圖12是根據本公開另一示例性實施例中晶片封裝結構的再佈線結構300的結構示意圖。如圖12所示，晶片封裝結構包括： 第一包封層204，該第一包封層204上設置有至少一個內凹的第一腔體； 晶片201，位於所述第一腔體內，所述至少一個待封裝晶片201的背面朝向所述第一包封層204； 保護層202，形成於所述晶片201的正面，且所述保護層202上形成有保護層開口2021，所述保護層開口2021位於所述晶片201正面的焊墊對應位置處； 再佈線結構300，包括： 第一再佈線層206，形成於所述保護層202以及第一包封層204上，且通過所述保護層開口2021與所述晶片201的焊墊電連接； 第二包封層207，形成於所述第一再佈線層206以及露出的第一包封層204上，且具有第一開口2071，所述第一開口2071內設置有與所述第一再佈線層206電連接的第一導電凸柱208； 第二再佈線層209，形成於所述第二包封層207上，且通過所述第一導電凸柱208與所述第一再佈線層206的焊墊電連接； 第三包封層210，用於包封所述第二再佈線層209以及露出的第二包封層207，並通過第二導電凸柱211引出所述第二再佈線層209的焊墊。
本實施例的細節可參見上述晶片封裝方法以及圖2（a）～（o）所示的工藝流程的描述，在此不再贅述。
與圖12所示的實施例類似，在上述圖7、9、11所示的晶片封裝結構中的再佈線結構300也可以再包括： 第二再佈線層，形成於所述第二包封層207上，且通過所述第一導電凸柱208與所述第一再佈線層206的焊墊電連接； 第三包封層，用於包封所述第二再佈線層209以及露出的第二包封層207，並通過第二導電凸柱引出所述第二再佈線層209的焊墊。
具體可參見上述圖2（a）～（o）、圖4（a）～（h）以及圖5（a）～（j）所示的結構的描述，在此不再贅述。
在上述圖7、9、11、12所示的晶片封裝結構中，也可以包括： 至少一個被動元件，位於所述第一包封層204上設置的至少一個內凹的第二腔體內，所述第二腔體鄰近所述第一腔體設置，所述至少一個被動元件的背面朝向所述第一包封層204，所述至少一個被動元件的正面與所述第一再佈線層206電連接。
以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
100‧‧‧半導體晶圓
101～104‧‧‧步驟
200‧‧‧載板
201‧‧‧晶片
202‧‧‧保護層
2021‧‧‧保護層開口
2022‧‧‧導電介質（連接結構）
203‧‧‧黏接層
204‧‧‧第一包封層
2041‧‧‧第一表面
205‧‧‧密封層
206‧‧‧第一再佈線層
2061‧‧‧連接部
2062‧‧‧圖形化線路
207‧‧‧第二包封層
2071‧‧‧第一開口
208‧‧‧導電凸柱
209‧‧‧第二再佈線層
210‧‧‧第三包封層
211‧‧‧導電凸柱
300‧‧‧再佈線結構
401‧‧‧鈍化層
A‧‧‧預定位置
圖1是根據本公開一示例性實施例提出的晶片封裝方法的流程圖。 圖2（a）～（o）是根據本公開一示例性實施例提出的晶片封裝方法的流程圖。 圖3是根據本公開一示例性實施例提出的載板正面結構示意圖。 圖4（a）～（g）是根據本公開另一示例性實施例提出的晶片封裝方法的流程圖。 圖5（a）～（j）是根據本公開一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖6是根據本公開另一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖7是根據本公開再一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖8是根據本公開再一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖9是根據本公開再一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖10是根據本公開再一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖11是根據本公開再一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。 圖12是根據本公開再一示例性實施例提供的利用上述晶片封裝方法得到的晶片封裝結構的結構示意圖。

Claims (31)

  1. 一種晶片封裝方法，包括： 在待封裝晶片的正面形成保護層； 將正面形成有保護層的所述待封裝晶片貼裝於第一載板上，所述待封裝晶片的背面朝上，正面朝向所述第一載板； 形成第一包封層，所述第一包封層形成在所述待封裝晶片背面以及露出的所述第一載板上； 剝離所述第一載板，露出所述保護層。
  2. 如請求項1所述的方法，其中，在待封裝晶片的正面形成保護層，包括： 在晶圓正面形成保護層； 將形成有保護層的所述晶圓切割成多個所述待封裝晶片。
  3. 如請求項2所述的方法，其中，將形成有保護層的所述晶圓切割成多個所述待封裝晶片之前，還包括： 在所述保護層上與多個所述待封裝晶片的焊墊相對應的位置處形成保護層開口。
  4. 如請求項3所述的方法，在所述保護層上與多個所述待封裝晶片的焊墊相對應的位置處形成保護層開口之後，還包括： 在所述保護層開口中填充導電介質，使得導電介質與所述待封裝晶片的焊墊電連接。
  5. 如請求項1所述的方法，其中，將正面形成有保護層的所述待封裝晶片貼裝於第一載板上，包括： 在所述第一載板上形成黏接層； 將所述待封裝晶片通過所述黏接層黏貼於所述第一載板的預定位置處。
  6. 如請求項1所述的方法，其中，剝離所述第一載板，暴露出所述保護層之後，還包括： 在所述保護層上形成保護層開口，所述保護層開口位於所述待封裝晶片的焊墊處； 在所述保護層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
  7. 如請求項3～4任一項所述的方法，剝離所述第一載板，暴露出所述保護層之後，還包括： 在所述保護層以及露出的所述第一包封層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
  8. 如請求項1～6任一項所述的方法，其中，將正面形成有保護層的所述待封裝晶片貼裝於第一載板上之後，還包括： 形成密封層，所述密封層至少包裹在所述至少一個待封裝晶片的四周。
  9. 如請求項8所述的方法，其中，所述密封層連續不間斷的覆蓋在所述第一包封層上表面以及至少包裹在所述晶片的四周。
  10. 如請求項8所述的方法，剝離所述第一載板，暴露出所述保護層之後，還包括： 在所述保護層以及露出的所述密封層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
  11. 如請求項1所述的方法，其中，在剝離所述第一載板，露出所述保護層之後，還包括： 形成鈍化層，所述鈍化層形成在所述保護層和所述第一包封層上。
  12. 如請求項8所述的方法，其中，在剝離所述第一載板，露出所述保護層之後，還包括： 形成鈍化層，所述鈍化層形成在所述保護層和所述密封層上。
  13. 如請求項11或12所述的方法，形成鈍化層之後，還包括： 在所述鈍化層上形成保護層開口，所述保護層開口位於所述待封裝晶片的焊墊處，且貫穿所述鈍化層以及所述保護層； 在所述鈍化層上形成第一再佈線層，所述第一再佈線層通過所述保護層開口與所述待封裝晶片上的焊墊電連接。
  14. 10或12所述的方法，還包括： 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點。
  15. 如請求項14所述的方法，還包括： 在第二包封層上形成第二再佈線層，所述第二再佈線層通過所述第一導電凸柱與所述第一再佈線層的焊墊或連接點電連接； 在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點。
  16. 如請求項14所述的方法，其中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的保護層和所述第一包封層上形成第二包封層，並露出所述第一導電凸柱；或， 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的保護層和所述第一包封層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第一開口； 在所述第一開口內形成第一導電凸柱。
  17. 如請求項14所述的方法，其中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的所述密封層和所述第一包封層上形成第二包封層，並露出所述第一導電凸柱；或， 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的所述密封層和所述第一包封層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第一開口； 在所述第一開口內形成第一導電凸柱。
  18. 如請求項14所述的方法，其中，在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層的焊墊或連接點上形成第一導電凸柱； 在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層，並露出所述第一導電凸柱；或， 在所述第一再佈線層上形成第二包封層，並通過第一導電凸柱引出所述第一再佈線層的焊墊或連接點，包括： 在所述第一再佈線層以及露出的所述鈍化層上形成第二包封層； 在所述第二包封層上與所述第一再佈線層的焊墊或連接點對應的位置處形成第一開口； 在所述第一開口內形成第一導電凸柱。
  19. 如請求項15所述的方法，其中，在第二再佈線層上形成第三包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層的焊墊或連接點上形成第二導電凸柱； 在所述第二再佈線層以及露出的第二包封層上形成第三包封層，並露出所述第二導電凸柱；或， 形成第三包封層，包封所述第二再佈線層以及露出的第二包封層，並通過第二導電凸柱引出所述第二再佈線層的焊墊或連接點，包括： 在所述第二再佈線層以及露出的第二包封層上形成第三包封層； 在所述第三包封層上與所述第二再佈線層的焊墊或連接點對應的位置處形成第二開口； 在所述第二開口內形成第二導電凸柱。
  20. 如請求項1所述的方法，其中，將所述包封層包封住的所述至少一個待封裝晶片從所述第一載板剝離之前，還包括： 在包封層上黏貼第二載板。
  21. 如請求項1所述的方法，其中，還包括： 將至少一個被動元件貼裝於所述第一載板上鄰近所述待封裝晶片的位置處，所述至少一個被動元件的正面朝向所述第一載板。
  22. 一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有多個內凹的第一腔體； 多個晶片，分別位於多個所述第一腔體內，所述多個晶片的背面朝向所述第一包封層； 保護層，形成於所述多個晶片的正面，且所述保護層上形成有保護層開口，所述保護層開口位於所述多個晶片正面的焊墊對應位置處； 再佈線結構，形成於所述多個晶片的正面，用於將所述多個晶片正面的焊墊引出。
  23. 一種晶片封裝結構，包括： 第一包封層，該第一包封層上設置有內凹的第一腔體； 晶片，位於所述第一腔體內，所述晶片的背面朝向所述第一包封層； 保護層，形成於所述晶片的正面，且所述保護層上形成有保護層開口，所述保護層開口位於所述晶片正面的焊墊對應位置處； 再佈線結構，形成於所述晶片的正面，用於將所述晶片正面的焊墊引出。
  24. 如請求項22或23所述的晶片封裝結構，其中，還包括： 密封層，形成於所述第一包封層上表面以及至少包裹在所述晶片的四周。
  25. 如請求項24所述的晶片封裝結構，其中，所述密封層連續不間斷的覆蓋在所述第一包封層上表面以及至少包裹在所述晶片的四周。
  26. 如請求項22或23所述的晶片封裝結構，其中，還包括： 鈍化層，形成在所述保護層和所述第一包封層上。
  27. 如請求項24所述的晶片封裝結構，其中，還包括： 鈍化層，形成在所述保護層和所述密封層上。
  28. 如請求項22或23所述的晶片封裝結構，其中，所述再佈線結構包括： 第一再佈線層，形成於所述保護層和露出的第一包封層上，且通過所述保護層開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層以及露出的所述保護層和所述第一包封層上，且具有第一開口，所述第一開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
  29. 如請求項24所述的晶片封裝結構，其中，所述再佈線結構包括： 第一再佈線層，形成於所述保護層和露出的所述密封層上，且通過所述保護層開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層以及露出的所述保護層和所述密封層上，且具有第一開口，所述第一開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
  30. 如請求項26或27所述的晶片封裝結構，其中，所述再佈線結構包括： 第一再佈線層，形成於所述鈍化層上，且通過所述保護層開口與所述晶片的焊墊電連接； 第二包封層，形成於所述第一再佈線層以及露出的所述鈍化層上，且具有第一開口，所述第一開口內設置有與所述第一再佈線層電連接的第一導電凸柱。
  31. 如請求項22或23所述的晶片封裝結構，其中，還包括： 至少一個被動元件，位於所述第一包封層上設置的至少一個內凹的第二腔體內，所述第二腔體鄰近所述第一腔體設置，所述至少一個被動元件的背面朝向所述第一包封層，所述至少一個被動元件的正面與所述第一再佈線層電連接。
TW106141645A 2016-11-29 2017-11-29 晶片封裝方法及封裝結構 TWI756311B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201610033Y 2016-11-29
SG10201610033Y 2016-11-29

Publications (2)

Publication Number Publication Date
TW201834088A true TW201834088A (zh) 2018-09-16
TWI756311B TWI756311B (zh) 2022-03-01

Family

ID=62189975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141645A TWI756311B (zh) 2016-11-29 2017-11-29 晶片封裝方法及封裝結構

Country Status (3)

Country Link
US (2) US11049734B2 (zh)
CN (3) CN108231606A (zh)
TW (1) TWI756311B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
TWI819134B (zh) * 2018-11-16 2023-10-21 美商吉林克斯公司 高密度基板及具有其之堆疊矽封裝組件
TWI841586B (zh) * 2019-03-04 2024-05-11 新加坡商Ｐｅｐ創新私人有限公司 晶片封裝方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
WO2020053949A1 (ja) * 2018-09-11 2020-03-19 三井化学東セロ株式会社 粘着性フィルムおよび電子装置の製造方法
CN109346416A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种芯片封装方法
KR102524812B1 (ko) * 2018-11-06 2023-04-24 삼성전자주식회사 반도체 패키지
CN109686668A (zh) * 2018-11-22 2019-04-26 珠海越亚半导体股份有限公司 一种埋芯流程前置的集成电路封装方法及封装结构
US11342267B2 (en) 2018-11-23 2022-05-24 Mediatek Inc. Semiconductor package structure and method for forming the same
DE102019101325A1 (de) * 2019-01-17 2020-07-23 USound GmbH Herstellungsverfahren für mehrere MEMS-Schallwandler
CN111668105A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668115A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111668109A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 一种半导体芯片的封装方法及其封装过程中的两种结构
CN111668114A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668123B (zh) * 2019-03-08 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668118B (zh) * 2019-03-08 2022-03-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668110B (zh) * 2019-03-08 2022-11-01 矽磐微电子(重庆)有限公司 半导体芯片的封装方法
CN111668116B (zh) * 2019-03-08 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668108B (zh) * 2019-03-08 2022-05-31 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668117B (zh) * 2019-03-08 2023-04-25 矽磐微电子(重庆)有限公司 一种半导体模块的封装方法及其封装过程中的两种结构
CN111668113A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装组件
CN110648931A (zh) * 2019-03-26 2020-01-03 Pep创新私人有限公司 封装方法、面板组件、晶圆封装体以及芯片封装体
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法
CN111916359B (zh) * 2019-05-09 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111933534B (zh) * 2019-05-13 2023-01-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111952190B (zh) * 2019-05-16 2022-07-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN112117202B (zh) * 2019-06-20 2023-01-24 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112117194B (zh) * 2019-06-20 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法
WO2021013097A1 (en) * 2019-07-25 2021-01-28 Nantong Tongfu Microelectronics Co., Ltd. Packaging structure and formation method thereof
CN110534484B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构
CN110534483B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构
CN110517959B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构的形成方法
CN110534443B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
CN110718472B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110783208B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110534444B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
CN110379721A (zh) * 2019-07-30 2019-10-25 中芯集成电路（宁波）有限公司 扇出型封装方法及封装结构
CN112349608A (zh) * 2019-08-09 2021-02-09 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112349595A (zh) * 2019-08-09 2021-02-09 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112349601A (zh) * 2019-08-09 2021-02-09 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112397400B (zh) * 2019-08-16 2022-07-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN112582283B (zh) * 2019-09-29 2023-11-21 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582282B (zh) * 2019-09-29 2023-07-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112582281B (zh) * 2019-09-29 2023-08-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN110867386A (zh) * 2019-10-23 2020-03-06 广东芯华微电子技术有限公司 板级晶圆扇入封装方法
CN111599694B (zh) * 2019-12-30 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法
CN111739804B (zh) * 2020-06-09 2022-11-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN111883437B (zh) * 2020-07-03 2023-04-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112151466B (zh) * 2020-09-07 2023-06-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN112117250B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN112133695B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 系统级封装结构及其制作方法
CN112582366A (zh) * 2020-12-11 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装结构及其制备方法
CN114975132B (zh) * 2021-02-26 2024-12-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
CN113471086B (zh) * 2021-06-29 2024-06-28 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
WO2023272643A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法
CN114361051B (zh) * 2021-12-24 2023-03-10 苏州科阳半导体有限公司 一种多芯片正装重置晶圆级封装结构及方法
CN114361050A (zh) * 2021-12-24 2022-04-15 苏州科阳半导体有限公司 一种多芯片倒装重置晶圆级封装结构及方法
CN115940870B (zh) * 2023-03-01 2023-06-20 唯捷创芯(天津)电子技术股份有限公司 一种滤波器封装结构及制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
WO2009069783A1 (ja) * 2007-11-29 2009-06-04 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
JP5325736B2 (ja) * 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
FR2974942B1 (fr) * 2011-05-06 2016-07-29 3D Plus Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
US20130075928A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
JP5987696B2 (ja) * 2013-01-09 2016-09-07 富士通株式会社 半導体装置の製造方法
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
KR102187809B1 (ko) * 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법
KR102352237B1 (ko) * 2014-10-23 2022-01-18 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US20170133334A1 (en) * 2015-11-09 2017-05-11 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN205122579U (zh) * 2015-11-20 2016-03-30 江阴长电先进封装有限公司 一种芯片嵌入式封装结构
CN105304586A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种带有加强结构的芯片嵌入式封装结构及其封装方法
CN105304587A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种提高芯片可靠性的封装结构及其圆片级制作方法
CN105304605A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种芯片嵌入式封装结构及其封装方法
CN205122578U (zh) * 2015-11-20 2016-03-30 江阴长电先进封装有限公司 一种无焊球的芯片嵌入式封装结构
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
TWI819134B (zh) * 2018-11-16 2023-10-21 美商吉林克斯公司 高密度基板及具有其之堆疊矽封裝組件
TWI841586B (zh) * 2019-03-04 2024-05-11 新加坡商Ｐｅｐ創新私人有限公司 晶片封裝方法

Also Published As

Publication number Publication date
CN108231606A (zh) 2018-06-29
US11881415B2 (en) 2024-01-23
US20190371626A2 (en) 2019-12-05
CN115360101A (zh) 2022-11-18
CN208045473U (zh) 2018-11-02
US11049734B2 (en) 2021-06-29
US20180151393A1 (en) 2018-05-31
US20210305064A1 (en) 2021-09-30
TWI756311B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI756311B (zh) 晶片封裝方法及封裝結構
TWI666740B (zh) 晶片封裝方法及封裝結構
TWI670819B (zh) 晶片封裝方法及封裝結構
US10833030B2 (en) Semiconductor device and method of manufacture
TWI411075B (zh) 半導體封裝件及其製造方法
TWI796522B (zh) 半導體器件封裝方法及半導體器件
WO2018057211A1 (en) Wafer level package and method
US20110156239A1 (en) Method for manufacturing a fan-out embedded panel level package
US20130228915A1 (en) Semiconductor package and fabrication method thereof
US20200203302A1 (en) Chip packaging method and chip structure
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2004363250A (ja) 半導体装置の製造方法
JP2001223288A (ja) 集積回路装置とその製法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
JP4978244B2 (ja) 半導体装置及びその製造方法
CN105271104B (zh) 半导体封装结构的制造方法
CN111668118B (zh) 半导体封装方法
CN111668123B (zh) 半导体封装方法
CN111668105A (zh) 半导体封装方法
CN111668115A (zh) 半导体封装方法及半导体封装结构
CN114582736A (zh) 半导体封装方法
TW201423939A (zh) 超薄型晶圓級扇出封裝構造
CN111668114A (zh) 半导体封装方法
JP2003197814A (ja) 半導体チップ、半導体装置及びそれらの製造方法