[go: up one dir, main page]

TW201705383A - 半導體結構及其製法 - Google Patents

半導體結構及其製法 Download PDF

Info

Publication number
TW201705383A
TW201705383A TW104123200A TW104123200A TW201705383A TW 201705383 A TW201705383 A TW 201705383A TW 104123200 A TW104123200 A TW 104123200A TW 104123200 A TW104123200 A TW 104123200A TW 201705383 A TW201705383 A TW 201705383A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor structure
insulating
opening
circuit
Prior art date
Application number
TW104123200A
Other languages
English (en)
Other versions
TWI608579B (zh
Inventor
范植文
白裕呈
邱士超
林俊賢
陳嘉成
江東昇
洪祝寶
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW104123200A priority Critical patent/TWI608579B/zh
Priority to CN201510466893.3A priority patent/CN106356356B/zh
Publication of TW201705383A publication Critical patent/TW201705383A/zh
Application granted granted Critical
Publication of TWI608579B publication Critical patent/TWI608579B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體結構及其製法，該半導體結構包括：絕緣層，係具有相對之第一表面與第二表面，且該絕緣層具有貫穿該第一表面與該第二表面的開口；第一線路層，係設置於該絕緣層之第一表面上，且令部分該第一線路層外露於該開口，另外可於該第一線路上進行置晶、封裝及植球製程，免除習知在線路層上形成圖案化之拒銲層，避免線路層及拒銲層間發生脫層問題。

Description

半導體結構及其製法
本創作係有關一種半導體結構，尤指一種可避免線路脫層的半導體結構及其製法。
隨著電子產品發展的趨勢，其追求輕薄短小且希望能放入更多的功能，使得電子元件內部受到限制，進而必須開發不同型態的半導體封裝件，以達到符合電子產品發展的趨勢。
習知的半導體封裝件製法如下：首先於承載件上形成線路層；再於該線路層上接置半導體晶片，並且使用銲線電性連接該半導體晶片與該線路層；接著進行封裝製程，以包覆該線路層、該半導體晶片及該銲線；然後移除該承載件，以外露出該線路層及封裝膠體之下表面；再以噴墨方式於該線路層及封裝膠體之下表面形成拒銲層，且圖案化該拒銲層，以形成外露出部分該線路層之開孔；最後於該開孔中植球。
惟，上述製法該線路層與該拒銲層之間的結合力不佳，容易發生脫層(delamination)的問題，導致良率降低。
因此，如何克服習知技術之種種問題，實為一重要課題。
鑒於上述習知技術之缺點，本發明係提供一種半導體結構，係包括：絕緣層，係具有相對之第一表面、第二表面及貫穿該第一與第二表面的開口；線路層，係形成於該絕緣層之第一表面上，且令部分該線路層外露於該開口；以及金屬層，係形成於該絕緣層之第二表面上，並具有至少一凹槽。
前述半導體結構復包括：至少一半導體晶片，係設置並電性連接至該第一線路層；以及封裝膠體，係形成於該絕緣層之該第一表面上，且包覆該半導體晶片及該線路層。
本發明復提供一種半導體結構之製法，係包括：提供一基板，該基板具有相對之第一表面與第二表面之絕緣層，且該第一表面及第二表面上分別形成有第一金屬層及第二金屬層；圖案化該第一金屬層以形成第一線路層；移除該第二金屬層，以露出該絕緣層之第二表面；以及於該絕緣層中形成貫穿該第一表面及第二表面之開口，以外露出部分該第一線路層。
前述半導體結構之製法，復包括：於該第一線路層上接置至少一半導體晶片，並電性連接該第一線路層；進行封裝模壓製程，以於該絕緣層第一表面上形成包覆該半導體晶片及該第一線路層的封裝膠體；以及於該開口中形成電性連接該第一線路層之銲球。
本發明復提供一種半導體結構之製法之另一實施例，係包括：提供一基板，該基板具有相對之第一表面與第二表面之絕緣層，且該第一表面及第二表面上分別形成有第一金屬層及第二金屬層；圖案化該第一金屬層與該第二金屬層以分別形成第一線路層與第二線路層；以及於該絕緣層中形成貫穿該第一表面及第二表面之開口，以外露出部分該第一線路層。
前述半導體結構之製法，復包括：於該第一線路層上接置至少一半導體晶片，並使該半導體晶片電性連接至該第一線路層；於該絕緣層之第一表面上形成包覆該半導體晶片及該第一線路層的封裝膠體；以及於該開口中形成電性連接該第一線路層之銲球。
前述之半導體結構及製法中，該半導體晶片係透過覆晶(flip chip)或銲線方式電性連接該第一線路層。
前述之半導體結構及製法中，復包括絕緣保護層，係形成於該第一線路層上，且該絕緣保護層具有開孔，以外露出部分該第一線路層，而該半導體晶片係對應設於該絕緣保護層上。
前述之半導體結構及製法中，復包括金屬保護層，係形成於部分該第一線路層上，以供該半導體晶片電性連接至該金屬保護層。該金屬保護層之材質例如為鎳/金。
前述之半導體結構及製法中，於該絕緣層上形成開口的方式係為雷射鑽孔。
前述之半導體結構及製法中，該第一、二金屬層之材 質係為銅。
前述之半導體結構及製法中，該絕緣層之材質例如為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材等絕緣材。
前述之半導體結構及製法中，該第二金屬層復形成有至少一凹槽，係利用例如半蝕刻製程形成該凹槽。前述之半導體結構及製法中，於外露出該開口之該第一線路層上復形成有電極墊。
由上可知，本發明係提供穩定結合之絕緣層及金屬層，以進行圖案化線路及後續置晶、封裝模壓、對該絕緣層鑽孔，以供在外露之部分線路層上植設銲球，避免習知線路層及拒銲層間因結合力不佳發生脫層問題，進而提高產品良率，且可達到降低半導體結構高度與降低製造成本的功效。
再者，本發明可於部分第一線路層上形成絕緣保護層，如此可增加該半導體結構的強度與對稱性，且於封裝製程時可減少翹曲的問題發生，又，因封裝膠體與該絕緣保護層之間的結合力較該封裝膠體與該第一線路層之間的結合力佳，更可避免脫層的問題發生。
另外，本發明利用半蝕刻製程，移除部分第二金屬層，以形成至少一凹槽，使得後續封裝製程時，於基板的上、下側所受到的應力得以對稱，避免翹曲問題發生。
1,2,3,4,5‧‧‧半導體結構
10,20,30,40,50‧‧‧絕緣層
10’,40’‧‧‧基板
10a,30a,40a,50a‧‧‧第一表面
10b,30b,40b,50b‧‧‧第二表面
100,400,500‧‧‧開口
11,41‧‧‧第一金屬層
110,210,310,410,510‧‧‧第一線路層
12,22,32,42‧‧‧第二金屬層
14,24,34,44,54‧‧‧金屬保護層
15,25,35,45‧‧‧半導體晶片
16,36,46‧‧‧銲線
17,27,37,47‧‧‧封裝膠體
19,49‧‧‧銲球
28,38‧‧‧絕緣保護層
28a,38a,481a,581a‧‧‧開孔
32a‧‧‧凹槽
411,511‧‧‧電極墊
420,520‧‧‧第二線路層
43,53‧‧‧阻層
43a,53a‧‧‧開孔
481,581‧‧‧第一絕緣保護層
482,582‧‧‧第二絕緣保護層
540‧‧‧導電層
第1A至1H圖係為本發明之半導體結構之製法的第一 實施例之剖視示意圖；第2A及2B圖係為本發明之半導體結構之製法的第二實施例之剖視示意圖；第3A至3D圖係為本發明之半導體結構之製法的第三實施例之剖視示意圖；第4A至4H圖係為本發明之半導體結構之製法的第四實施例之剖視示意圖；以及第5A至5C圖係為本發明之半導體結構之製法的第五實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第1A至1H圖，係本發明之半導體結構及其製法的剖視圖。
如第1A圖所示，提供一基板10’，該基板10’包括具有相對之第一表面10a與第二表面10b之絕緣層10，以及設於該第一表面10a及第二表面10b上之第一金屬層11及第二金屬層12。
該第一金屬層11及該第二金屬層12之材質例如為銅，該絕緣層10之材質例如為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材等絕緣材。
如第1B圖所示，以例如蝕刻等方式圖案化該第一金屬層11以形成第一線路層110。
如第1C圖所示，接而，於部分該第一線路層110上形成例如為鎳/金之金屬保護層14，該部分覆蓋有金屬保護層14之第一線路層110即作為後續與半導體晶片電性連接之銲墊。
如第1D圖所示，於該第一線路層110上接置至少一半導體晶片15，並以銲線16電性連接該半導體晶片15及形成於該第一線路層110上之金屬保護層14。該半導體晶片15除以打線方式電性連接該第一線路層110之外，亦可採用覆晶(flip chip)方式，但不以此為限。
如第1E圖所示，進行封裝模壓製程，以於該絕緣層10第一表面10a上形成包覆該半導體晶片15、該銲線16及該第一線路層110的封裝膠體17。
如第1F圖所示，蝕刻移除該第二金屬層12，以露出 該絕緣層10之第二表面10b。
如第1G圖所示，於該絕緣層10中形成貫穿該第一表面10a與該第二表面10b之開口100，以外露出部分該第一線路層110，其中外露出該開口100之部分該第一線路層110係為植球墊；另該開口100形成的方式可為雷射鑽孔，但不以此為限。
如第1H圖所示，於該開口100中形成電性連接該第一線路層110之銲球19，以製得本發明之半導體結構1。
請參閱第2A及2B圖，係為本發明之半導體結構之製法第二實施例之剖面示意圖，本實施例與上述第一實施例之製法大致相同，差別在於本實施例係在第一實施例之第1B圖至第1C圖之步驟間，多了如第2A圖之步驟。
如第2A圖所示，係在絕緣層20之第一表面上形成有第一線路層210，並於該絕緣層20之第二表面上設有第二金屬層22。
再於該第一線路層210上形成絕緣保護層28，且該絕緣保護層28設有開孔28a，以外露出部分該第一線路層210，接著於外露出該絕緣保護層28之部分該第一線路層210上形成金屬保護層24。該絕緣保護層28例如為利用網版印刷方式形成之拒銲層(solder mask)，藉以增加結構強度且形成上下對稱之結構，減少後續於封裝模壓時發生翹曲問題。
如第2B圖所示，後續製程步驟與第一實施例相同，接著進行置晶、打線、封裝模壓及植球製程，以於該絕緣 保護層28上接置半導體晶片25，並於該絕緣層20第一表面上形成包覆該半導體晶片25及該第一線路層210的封裝膠體27。最後製得如第2B圖所示之線路層上覆蓋有絕緣保護層28之半導體結構2，其中透過該封裝膠體27與絕緣保護層28之間的結合力較封裝膠體27與第一線路層210之結合力為佳，故可進一步避免發生線路脫層問題。
請參閱第3A至3D圖係為本發明之半導體結構之製法第三實施例之剖面示意圖，本實施例與前述第一實施例之製法大致相同，首先，如第3A圖所示，
在絕緣層30之第一表面30a上形成第一線路層310，且在絕緣層30之第二表面30b上設置第二金屬層32，並以半蝕刻方式移除部分該第二金屬層32以形成複數凹槽32a。
如3B圖所示，接著於該第一線路層310上形成絕緣保護層38，且該絕緣保護層38具有開孔38a，以外露出部分該第一線路層310，接著於外露出該絕緣保護層38之部分該第一線路層310上形成金屬保護層34。
如第3C圖所示，於該絕緣保護層38上接置至少一半導體晶片35，並以銲線36電性連接該半導體晶片35及形成於該第一線路層310上之金屬保護層34，再透過封裝模壓作業以形成包覆該半導體晶片35、銲線36及第一線路層310之封裝膠體37，其中，透過先前半蝕刻該第二金屬層32以形成凹槽32a，可使封裝模壓作業時，絕緣層上下側所受到的應力得以對稱，避免翹曲發生。
如第3D圖所示，蝕刻移除剩餘之該第二金屬層32，以外露出該絕緣層30。其後即可進行雷射鑽孔及植球作業，以製得半導體結構3。
請參閱第4A至4H圖，係為本發明之半導體結構之製法第四實施例之剖面示意圖。
如第4A圖所示，提供一基板40’，該基板40’包括具有相對之第一表面40a與第二表面40b之絕緣層40，以及設於該第一表面40a及第二表面40b上之第一金屬層41及第二金屬層42。
該第一金屬層41及該第二金屬層42之材質例如為銅，該絕緣層40之材質例如為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材等絕緣材。
如第4B圖所示，以例如蝕刻等方式圖案化該第一金屬層41以形成第一線路層410，以及圖案化該第二金屬層42以形成第二線路層420。
如第4C圖所示，分別於該第一線路層410上與該第二線路層420上形成第一絕緣保護層481及第二絕緣保護層482，其中該第一絕緣保護層481設有開孔481a，以外露出部分該第一線路層410。該第一絕緣保護層481及第二絕緣保護層482例如為利用網版印刷方式形成之拒銲層(solder mask)，藉以增加結構強度且形成對稱結構，減少後續於封裝模壓時發生翹曲問題。
如第4D圖所示，形成貫穿該絕緣層40之第一表面40a與第二表面40b及該第二絕緣保護層482之開口400，以 外露出部分該第一線路層410，其中外露出之部分該第一線路層410係為植球墊；另該開口400形成的方式可為雷射鑽孔，但不以此為限。
如第4E圖所示，於該第一絕緣保護層481及第二絕緣保護層482上與該開口400中形成阻層43，其中，該阻層43對應於該第一絕緣保護層481之開孔481a形成有開孔43a，以外露出部分該第一線路層410，並於未覆蓋有該第一絕緣保護層481與該阻層43之該第一線路層410上形成例如為鎳/金之金屬保護層44，其中覆蓋有該金屬保護層44之該第一線路層410即作為後續與半導體晶片電性連接之銲墊。
如第4F圖所示，移除該阻層43，並於外露出該開口400中之該第一線路層410上形成電極墊411。該電極墊411例如為利用有機保焊膜(Organic Solderability Preservatives,OSP)的表面處理方式形成之電性連接墊，以保護該第一線路層410且利於後續植球作業的焊接處理。
如第4G圖所示，於該第一絕緣保護層481上接置至少一半導體晶片45，並以銲線46電性連接該半導體晶片45及該第一線路層410上之金屬保護層44，再進行封裝模壓製程，以於該絕緣層40第一表面40a上形成包覆該金屬保護層44、該半導體晶片45、該銲線46、該第一絕緣保護層481及該第一線路層410的封裝膠體47；其中，由於封裝膠體47與第一絕緣保護層481(拒銲層)之間的結合力較封裝膠體47與第一線路層410之結合力為佳，故可進一 步避免發生線路脫層問題。另外，該半導體晶片45除了以打線的方式電性連接該第一線路層410之外，亦可採用覆晶(flip chip)方式，但不以此為限。
如第4H圖所示，於該開口400中形成電性連接該電極墊411之銲球49，以製得本發明之半導體結構4。
請參閱第5A至5C圖，係為本發明之半導體結構之製法第五實施例之剖面示意圖，本實施例與上述第四實施例之製法大致相同，主要差異在於本實施例利用非電鍍導線製程(Non Plating Line,NPL)在第一線路層上形成例如為鎳/金之金屬保護層，而不須佈設電鍍導線，進而減少因電鍍導線之佈設而造成之影響。
首先，如第5A圖所示，接續在第四實施例之第4D圖後，係在一絕緣層50之第一表面50a及第二表面50b形成有第一線路層510及第二線路層520，並於該第一線路層510及第二線路層520上覆蓋第一絕緣保護層581及第二絕緣保護層582，其中該第一絕緣保護層581形成有外露出部分第一線路層510之開孔581a，另形成有貫穿該絕緣層50及第二絕緣保護層582之開口500。
接著於該第一絕緣保護層581上、該開孔581a中、及外露出該開孔581a之第一線路層510上，以例如濺鍍等方式形成導電層540，其中，該導電層540之材質係為銅，但不以此為限。
然後於該導電層540上及該第二絕緣保護層582上形成阻層53，其中，該阻層53對應於未覆蓋該第一絕緣保 護層581之部分該第一線路層510位置形成有開孔53a，以外露出部分該導電層540，俾於外露之該導電層540上形成例如為鎳/金之金屬保護層54。
如第5B圖所示，先移除該阻層53，再以閃蝕製程移除該導電層540，接著於外露出該開口500中之該第一線路層510上利用有機保焊膜的表面處理方式形成電極墊511，以保護該第一線路層510並利於後續植球作業的焊接處理。
後續製程步驟與第四實施例相同，接著進行置晶、打線、封裝模壓及植球製程，最後製得如第5C圖所示之半導體結構5。
請參閱第1H圖，本發明復提供一種半導體結構，係包括：絕緣層10，係具有相對之第一表面10a與第二表面10b，且該絕緣層10具有貫穿該第一表面10a與該第二表面10b的開口100；以及第一線路層110，係設置於該絕緣層10之第一表面10a上，且令部分該第一線路層110外露於該開口100。另外，該半導體結構復包括：至少一半導體晶片15，係設置於該第一線路層110上；銲線16，係電性連接該半導體晶片15與該第一線路層110；封裝膠體17，係形成於該絕緣層10之第一表面10a上，且包覆該半導體晶片15、銲線16及該第一線路層110；以及銲球19，係設置於該開口100中，且電性連接至該第一線路層110。
請配合參閱第2B圖，本發明之半導體結構2中，復包括有絕緣保護層28，係形成於第一線路層210上。
請配合參閱第4H圖，本發明之半導體結構4中，復包括有第二線路層420，係形成於絕緣層40之第二表面40b上。另外，該半導體結構4中，復包括有金屬保護層44，係形成於部分第一線路層上410。
綜上所述，本發明係提供穩定結合之絕緣層及金屬層，以進行圖案化線路及後續置晶、封裝模壓、對該絕緣層鑽孔，以供在外露之部分線路層上植設銲球，避免習知線路層及拒銲層間因結合力不佳發生脫層問題，進而提高產品良率，且可達到降低半導體結構高度與降低製造成本的功效。
再者，本發明可於部分第一線路層上形成絕緣保護層，如此可增加該半導體結構封裝件的強度與對稱性，且於封裝製程時可減少翹曲的問題發生，又，因封裝膠體與該絕緣保護層之間的結合力較該封裝膠體與該第一線路層之間的結合力佳，更可避免脫層的問題發生。
另外，本發明利用半蝕刻製程，移除部分第二金屬層，以形成至少一凹槽，使得後續封裝製程時，於基板的上、下側所受到的應力得以對稱，避免翹曲問題發生。進一步地，本發明還利用非電鍍導線製程(Non Plating Line,NPL)，以減少因電鍍導線之佈設而造成之影響。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項專業之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，舉凡所屬技術領域中具有此項專業知識者，在 未脫離本發明所揭示之精神與技術原理下所完成之一切等效修飾或改變，仍應由後述之申請專利範圍所涵蓋。
1‧‧‧半導體結構
10‧‧‧絕緣層
10a‧‧‧第一表面
10b‧‧‧第二表面
100‧‧‧開口
110‧‧‧第一線路層
14‧‧‧金屬保護層
15‧‧‧半導體晶片
16‧‧‧銲線
17‧‧‧封裝膠體
19‧‧‧銲球

Claims (31)

  1. 一種半導體結構，係包括：絕緣層，係具有相對之第一表面與第二表面；線路層，係形成於該絕緣層之第一表面上；以及金屬層，係形成於該絕緣層之第二表面上，並具有至少一凹槽。
  2. 如申請專利範圍第1項所述之半導體結構，復包括至少一半導體晶片，係設置於該線路層上並電性連接至該線路層。
  3. 如申請專利範圍第2項所述之半導體結構，復包括封裝膠體，係形成於該絕緣層之該第一表面上，用以包覆該半導體晶片及該線路層。
  4. 如申請專利範圍第1項所述之半導體結構，復包括絕緣保護層，係形成於該線路層上。
  5. 如申請專利範圍第1項所述之半導體結構，復包括金屬保護層，係形成於部分該線路層上。
  6. 如申請專利範圍第1項所述之半導體結構，其中，該絕緣層之材質係為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材料。
  7. 一種半導體結構，係包括：絕緣層，係具有相對之第一表面、第二表面以及貫穿該第一與第二表面的開口；第一線路層，係形成於該絕緣層之第一表面上，且部分該第一線路層係外露於該開口； 第二線路層，係形成於該絕緣層之第二表面上；以及絕緣保護層，係形成於該第一線路層及該第二線路層上，其中，該第一線路層上之該絕緣保護層具有開孔，以外露出部分該第一線路層，且該第二線路層上之該絕緣保護層具有開孔，以外露出該絕緣層之開口。
  8. 如申請專利範圍第7項所述之半導體結構，復包括導電層，係形成於外露出該絕緣保護層開孔之該第一線路層上。
  9. 如申請專利範圍第7項所述之半導體結構，復包括金屬保護層，係形成於外露出該絕緣保護層開孔之該第一線路層上。
  10. 如申請專利範圍第7項所述之半導體結構，復包括電極墊，係形成在外露於該開口之部分該第一線路層上。
  11. 如申請專利範圍第7項所述之半導體結構，復包括至少一半導體晶片，係設置於該絕緣保護層上並電性連接至該第一線路層。
  12. 如申請專利範圍第11項所述之半導體結構，復包括封裝膠體，係形成於該絕緣層之該第一表面上，以包覆該半導體晶片。
  13. 如申請專利範圍第7項所述之半導體結構，其中，該絕緣層之材質係為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材料。
  14. 一種半導體結構之製法，係包括：提供一基板，該基板具有相對之第一表面與第二表面之絕緣層，且該第一表面及第二表面上分別形成有第一金屬層及第二金屬層；圖案化該第一金屬層以形成第一線路層；移除該第二金屬層，以露出該絕緣層之第二表面；以及於該絕緣層中形成貫穿該第一表面與該第二表面之開口，以外露出部分該第一線路層。
  15. 如申請專利範圍第14項所述之半導體結構之製法，復包括於該第一線路層上接置至少一半導體晶片，並使該半導體晶片電性連接至該第一線路層。
  16. 如申請專利範圍第15項所述之半導體結構之製法，復包括於該絕緣層之第一表面上形成包覆該半導體晶片及該第一線路層的封裝膠體。
  17. 如申請專利範圍第14項所述之半導體結構之製法，復包括形成銲球於外露出該開口之部分該第一線路層上，且令該銲球電性連接外露於該開口之部分該第一線路層。
  18. 如申請專利範圍第14項所述之半導體結構之製法，復包括於該第一線路層上形成絕緣保護層。
  19. 如申請專利範圍第14項所述之半導體結構之製法，復包括於部分該第一線路層上形成金屬保護層。
  20. 如申請專利範圍第14項所述之半導體結構之製法，復 包括於該第二金屬層形成至少一凹槽。
  21. 如申請專利範圍第14項所述之半導體結構之製法，其中，該絕緣層之材質係為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材料。
  22. 一種半導體結構之製法，係包括：提供一基板，該基板具有相對之第一表面與第二表面之絕緣層，且該第一表面及第二表面上分別形成有第一金屬層及第二金屬層；圖案化該第一金屬層與該第二金屬層以分別形成第一線路層與第二線路層；以及於該絕緣層中形成貫穿該第一表面與該第二表面之開口，以外露出部分該第一線路層。
  23. 如申請專利範圍第22項所述之半導體結構之製法，復包括形成銲球於外露出該開口之部分該第一線路層上，且令該銲球電性連接外露於該開口之部分該第一線路層。
  24. 如申請專利範圍第22項所述之半導體結構之製法，復包括於該第一線路層上接置至少一半導體晶片，並使該半導體晶片電性連接至該第一線路層。
  25. 如申請專利範圍第24項所述之半導體結構之製法，復包括於該絕緣層之第一表面上形成包覆該半導體晶片及該第一線路層的封裝膠體。
  26. 如申請專利範圍第22項所述之半導體結構之製法，復包括於該第一線路層與該第二線路層上形成絕緣保護 層。
  27. 如申請專利範圍第22項所述之半導體結構之製法，復包括於部分該第一線路層上形成金屬保護層。
  28. 如申請專利範圍第22項所述之半導體結構之製法，復包括於外露出該開口之該第一線路層上形成電極墊。
  29. 如申請專利範圍第22項所述之半導體結構之製法，其中，於形成該第一及第二線路層後，復包括：於該第一線路層上與該第二線路層上分別形成第一絕緣保護層及第二絕緣保護層，且該第一絕緣保護層具有開孔，以外露出部分該第一線路層；形成貫穿該絕緣層之第一表面與第二表面及該第二絕緣保護層之該開口，以外露出部分該第一線路層；於該第一絕緣保護層及第二絕緣保護層上與該開口中形成阻層，其中，該阻層對應於該第一絕緣保護層之開孔形成有開孔，以外露出部分該第一線路層；於未覆蓋有該第一絕緣保護層與該阻層之部分該第一線路層上形成金屬保護層；以及移除該阻層。
  30. 如申請專利範圍第29項所述之半導體結構之製法，其中，於形成該阻層步驟之前，復包括於該第一絕緣保護層上及該第一絕緣保護層之開孔中先形成導電層，接著形成該阻層，其中，該阻層對應於該第一絕緣保護層之開孔形成有開孔，以外露出部分該導電層，並於外露之該導電層上形成該金屬保護層，之後移除該 阻層及其所覆蓋之導電層。
  31. 如申請專利範圍第22項所述之半導體結構之製法，其中，該絕緣層之材質係為樹脂、環氧樹脂、聚醯亞胺或ABF(Ajinomoto Build-up Film)之介電材料。
TW104123200A 2015-07-17 2015-07-17 半導體結構及其製法 TWI608579B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104123200A TWI608579B (zh) 2015-07-17 2015-07-17 半導體結構及其製法
CN201510466893.3A CN106356356B (zh) 2015-07-17 2015-08-03 半导体结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104123200A TWI608579B (zh) 2015-07-17 2015-07-17 半導體結構及其製法

Publications (2)

Publication Number Publication Date
TW201705383A true TW201705383A (zh) 2017-02-01
TWI608579B TWI608579B (zh) 2017-12-11

Family

ID=57843084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123200A TWI608579B (zh) 2015-07-17 2015-07-17 半導體結構及其製法

Country Status (2)

Country Link
CN (1) CN106356356B (zh)
TW (1) TWI608579B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769459B (zh) * 2020-05-22 2022-07-01 矽品精密工業股份有限公司 基板結構及其製法
CN113629021A (zh) * 2021-08-09 2021-11-09 长江存储科技有限责任公司 半导体器件封装结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007918A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
TWI365025B (en) * 2008-09-08 2012-05-21 Unimicron Technology Corp Circuit board and fabrication method of circuit structure
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
TWI496258B (zh) * 2010-10-26 2015-08-11 Unimicron Technology Corp 封裝基板之製法
TWI433278B (zh) * 2011-03-10 2014-04-01 矽品精密工業股份有限公司 無承載板之封裝件及其製法
CN102693948B (zh) * 2011-03-24 2015-03-04 欣兴电子股份有限公司 具有单层线路的封装结构
TWI490988B (zh) * 2012-03-21 2015-07-01 Chipmos Technologies Inc 半導體封裝結構
TWI467714B (zh) * 2012-06-18 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法

Also Published As

Publication number Publication date
TWI608579B (zh) 2017-12-11
CN106356356A (zh) 2017-01-25
CN106356356B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
TWI392066B (zh) 封裝結構及其製法
TWI651828B (zh) 晶片封裝結構及其製造方法
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
TWI427716B (zh) 無載具之半導體封裝件及其製法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
US8330267B2 (en) Semiconductor package
TW200824060A (en) Semiconductor package and fabrication method thereof
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI496258B (zh) 封裝基板之製法
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
CN103378047A (zh) 封装载板
TW201628145A (zh) 電子封裝結構及其製法
TWI503935B (zh) 半導體封裝件及其製法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI556368B (zh) 晶片封裝結構及其製作方法
TWI608579B (zh) 半導體結構及其製法
TWI453872B (zh) 半導體封裝件及其製法
TWI566330B (zh) 電子封裝結構之製法
TWI550732B (zh) 晶片封裝結構的製作方法
TWI570856B (zh) 封裝結構及其製法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWI720687B (zh) 晶片封裝結構及其製作方法
TWI680547B (zh) 半導體封裝結構及其製作方法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
TWI558286B (zh) 封裝結構及其製法