[go: up one dir, main page]

TWI503935B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI503935B
TWI503935B TW100137485A TW100137485A TWI503935B TW I503935 B TWI503935 B TW I503935B TW 100137485 A TW100137485 A TW 100137485A TW 100137485 A TW100137485 A TW 100137485A TW I503935 B TWI503935 B TW I503935B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
lines
metal
metal layer
Prior art date
Application number
TW100137485A
Other languages
English (en)
Other versions
TW201318118A (zh
Inventor
林邦群
蔡岳穎
陳泳良
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100137485A priority Critical patent/TWI503935B/zh
Priority to CN201110328853.4A priority patent/CN103050466B/zh
Priority to US13/349,049 priority patent/US8525336B2/en
Publication of TW201318118A publication Critical patent/TW201318118A/zh
Priority to US13/971,136 priority patent/US9029203B2/en
Application granted granted Critical
Publication of TWI503935B publication Critical patent/TWI503935B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件及其製法，尤指一種四方平面無導腳之半導體封裝件及其製法。
四方平面無導腳封裝單元為一種使晶片座和接腳底面外露於封裝膠體底部表面的封裝單元，一般係採用表面耦接技術將封裝單元耦接至印刷電路板上，藉此形成一特定功能之電路模組。在表面耦接程序中，四方平面無導腳封裝單元的晶片座和接腳係直接銲結至印刷電路板上。
請參閱第2圖，係為第7,795,071號美國專利揭露一種四方平面無導腳封裝單元。該四方平面無導腳封裝單元具有一絕緣層25；嵌埋於該絕緣層25中之複數線路26和連接墊27，且該絕緣層25外露出該複數線路26和連接墊27，並與之共平面；設於該複數線路26上之半導體晶片28；以及形成於該絕緣層25上之封裝膠體29，以包覆該半導體晶片28。由於兩連接墊27之間係形成有複數線路26，而該半導體晶片28透過銲球30接置於該線路26上，例如其終端之銲墊上，此時因線路26與絕緣層25共平面，遂存在銲球30與線路26接合強度不足的問題。此外，相鄰線路26之間可供封裝膠體29流入之空間僅由兩兩銲球30高度所構成，使得封裝膠體29不容易流入該狹小的空間，故而易產生氣孔31，造成爆板並降低產品良率。
因此，如何提供一種半導體封裝件及其製法，俾解決習知技術的種種問題，以提升產品良率，實為當前急需解決的問題。
為克服習知技術之種種缺失，本發明提供一種半導體封裝件，包括：絕緣層；形成於該絕緣層中且凸出該絕緣層頂面之複數線路及連接墊，其中，該複數連接墊復外露出該絕緣層底面；形成於該複數線路上之複數凸塊；設置於該凸塊上之半導體晶片；以及形成於該絕緣層上之封裝膠體，以包覆該半導體晶片、凸塊、複數線路及連接墊。
本發明復提供一種半導體封裝件之製法，包括：提供一表面上形成有金屬層之基板，該金屬層具有圖案化凹槽；於該圖案化凹槽中形成複數線路及連接墊，且該複數線路及連接墊之厚度大於該圖案化凹槽之深度；於該金屬層底面形成包覆該複數線路及連接墊之絕緣層，並外露出該複數連接墊之底面；移除至少部份之該基板及金屬層，以令該複數線路及連接墊外露並凸出該絕緣層；藉由凸塊於該複數線路上接置半導體晶片；以及於該絕緣層上形成包覆該半導體晶片、凸塊、複數線路及連接墊的封裝膠體。
由上可知，本發明使線路和連接墊凸出該絕緣層頂面，俾使該凸塊可包覆該線路和連接墊，提高接合強度。此外，由於線路和連接墊凸出該絕緣層頂面，使得半導體晶片與絕緣層之間的空間增大，俾於形成封裝膠體時，容易流入各該線路之間及線路與連接墊之間，避免產生氣孔，具有大幅提升製程良率的優點。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“頂面”、“底面”、“一”、“頂面”及“底面”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第1A至1J圖，係為本發明半導體封裝件製法之剖面示意圖。
如第1A至1C圖所示，提供一表面上形成有金屬層11之基板10，該金屬層11具有圖案化凹槽110，又，該基板10之材質例如為鐵；金屬層11之材質例如為銅，但不以此為限。
舉例而言，該圖案化凹槽110之形成係包括：如第1A圖所示，於一表面上形成有金屬膜11a之基板10上形成第一阻層12，且該第一阻層12具有第一開口120，以外露部分金屬膜11a；如第1B圖所示，於該第一開口120中形成金屬材料11b，是以，前述之金屬層11包括金屬膜11a及金屬材料11b；如第1C圖所示，移除該第一阻層12，俾由該金屬材料11b和金屬膜11a構成圖案化凹槽110。
如第1D至1G圖所示，於該圖案化凹槽110中形成複數線路及連接墊，且該複數線路及連接墊之厚度大於該圖案化凹槽之深度。
舉例而言，如第1D圖所示，於該金屬層11上，亦即金屬材料11b上形成第二阻層13，且該第二阻層13具有對應外露出該圖案化凹槽110之第二開口130。
如第1E圖所示，於該圖案化凹槽110及第二開口130中，形成第一圖案化金屬層14，該第一圖案化金屬層14係可為鎳/銅之材質，但不以此為限。
如第1F圖所示，於該第二阻層13及第一圖案化金屬層14上形成第三阻層15，且該第三阻層15具有外露部分第一圖案化金屬層14的第三開口150，接著，於該第三開口150中，形成第二圖案化金屬層14’。
如第1G圖所示，移除該第二阻層13和第三阻層15，以令該第二圖案化金屬層14’和第一圖案化金屬層14連接之部份構成連接墊17，其餘該第一圖案化金屬層14構成該線路18。又，該複數線路18及連接墊17的材質係皆為鎳/銅。
如第1H圖所示，於該金屬層11底面形成包覆該複數線路18及連接墊17之絕緣層19，並外露出該複數連接墊17之底面。具體而言，形成絕緣層19時，該絕緣層19可能完全覆蓋該線路18及連接墊17，接著可透過研磨的方式移除部份絕緣層19以外露出該複數連接墊17。
如第1I圖所示，可藉由蝕刻移除至少部份之該基板10及金屬層11，以令該複數線路18及連接墊17外露出絕緣層19，此時線路18及連接墊17係凸出該絕緣層。
如第1J圖所示，可於接置該半導體晶片之前，於該複數線路18上及連接墊17上，形成金屬鍍層20，其材質為鎳/鈀/金。
如第1K圖所示，藉由凸塊21於該複數線路18上接置半導體晶片22，該凸塊21的材質可為銲錫材料；以及於該絕緣層19上形成包覆該半導體晶片22、凸塊21、複數線路18及連接墊17的封裝膠體23。並可於外露出該絕緣層19底面19b之連接墊17上形成銲球32。
此外，請參閱第1K’圖，係該半導體晶片22接置到凸塊21的另一態樣。該半導體晶片22上形成有對應該凸塊21之金屬柱24，俾於接置該半導體晶片22後，令該凸塊21包覆該金屬柱24。
據此，根據上述製法形成如第1K圖所示之半導體封裝件。本發明之半導體封裝件包括：絕緣層19；形成於該絕緣層19中且凸出該絕緣層19頂面19a之複數線路18及連接墊17，其中，該複數連接墊17復外露出該絕緣層19底面19b；複數凸塊21，係形成於該複數線路18上；半導體晶片22，係設置於該凸塊21上；封裝膠體23，係形成於該絕緣層19上，以包覆該半導體晶片22、凸塊21、複數線路18及連接墊17。
前述之半導體封裝件中，復可包括金屬鍍層20，係形成於該複數線路18上，且該凸塊21係形成於該金屬鍍層20表面。又，該半導體晶片22上形成有對應該凸塊21之金屬柱24，且該凸塊21包覆該金屬柱24。
又，前述之半導體封裝件復可包括形成於外露出該絕緣層19底面19b之連接墊17上的銲球32。
綜上所述，本發明使線路和連接墊凸出該絕緣層頂面，俾使該凸塊可包覆該線路和連接墊，提高接合強度。此外，由於線路和連接墊凸出該絕緣層頂面，使得半導體晶片與絕緣層之間的空間增大，俾於形成封裝膠體時，容易流入各該線路之間及線路與連接墊之間，避免產生氣孔，具有大幅提升製程良率的優點。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．基板
11．．．金屬層
110．．．圖案化凹槽
11a．．．金屬膜
11b．．．金屬材料
12．．．第一阻層
120．．．第一開口
13．．．第二阻層
130．．．第二開口
14．．．第一圖案化金屬層
14’．．．第二圖案化金屬層
15．．．第三阻層
150．．．第三開口
17、27．．．連接墊
18、26．．．線路
19、25．．．絕緣層
19a．．．頂面
19b．．．底面
20．．．金屬鍍層
21．．．凸塊
22、28．．．半導體晶片
23、29．．．封裝膠體
24．．．金屬柱
30．．．銲球
31．．．氣孔
32．．．銲球
第1A至1K圖係為本發明半導體封裝件製法之剖面示意圖，其中，第1K’圖係顯示該半導體晶片接置於凸塊的另一態樣；以及
第2圖係為習知半導體封裝件之剖面示意圖。
17．．．連接墊
18．．．線路
19．．．絕緣層
19a．．．頂面
19b．．．底面
20．．．金屬鍍層
21．．．凸塊
22．．．半導體晶片
23．．．封裝膠體
32．．．銲球

Claims (11)

  1. 一種半導體封裝件，包括：絕緣層，具有頂面及底面；複數線路及連接墊，嵌卡且凸出該絕緣層頂面，其中，該複數連接墊復外露出該絕緣層底面，該線路係由第一圖案化金屬層構成，該連接墊係由該第一圖案化金屬層與第二圖案化金屬層構成，該第一圖案化金屬層係嵌卡且凸出該絕緣層頂面，該第二圖案化金屬層係位於該絕緣層中；複數凸塊，係形成於該複數線路上；半導體晶片，係設置於該凸塊上；以及封裝膠體，係形成於該絕緣層上，以包覆該半導體晶片、凸塊、複數線路及連接墊。
  2. 如申請專利範圍第1項所述之半導體封裝件，復包括金屬鍍層，係形成於該複數線路上，且該凸塊係形成於該金屬鍍層表面。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體晶片上形成有對應該凸塊之金屬柱，且該凸塊包覆該金屬柱。
  4. 如申請專利範圍第1項所述之半導體封裝件，復包括形成於外露出該絕緣層底面之連接墊上的銲球。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中，該複數線路及連接墊的材質係皆為鎳/銅。
  6. 一種半導體封裝件之製法，包括： 提供一表面上形成有金屬層之基板，該金屬層具有圖案化凹槽；於該圖案化凹槽中形成第一圖案化金屬層；於部分該第一圖案化金屬層上形成第二圖案化金屬層，以令該第二圖案化金屬層和第一圖案化金屬層連接之部份構成連接墊，其餘該第一圖案化金屬層構成複數線路，且該複數線路及連接墊之厚度大於該圖案化凹槽之深度；於該金屬層底面形成包覆該複數線路及連接墊之絕緣層，並外露出該複數連接墊之底面；移除部份之該基板及金屬層，以令該複數線路及連接墊外露出該絕緣層頂面並嵌卡及凸出該絕緣層頂面，其中，該第一圖案化金屬層係嵌卡且凸出該絕緣層頂面，該第二圖案化金屬層係位於該絕緣層中；藉由凸塊於該絕緣層頂面之該複數線路上接置半導體晶片；以及於該絕緣層頂面上形成包覆該半導體晶片、凸塊、複數線路及連接墊的封裝膠體。
  7. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該圖案化凹槽之形成係包括：於一表面上形成有金屬膜之基板上形成第一阻層，且該第一阻層具有第一開口，以外露部分金屬膜；於該第一開口中形成金屬材料；以及移除該第一阻層，俾由該金屬材料和金屬膜構成圖 案化凹槽。
  8. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該複數線路及連接墊之形成係包括：於該金屬層上形成第二阻層，且該第二阻層具有對應外露出該圖案化凹槽之第二開口；於該圖案化凹槽及第二開口中，形成該第一圖案化金屬層；於該第二阻層及第一圖案化金屬層上形成第三阻層，且該第三阻層具有外露部分該第一圖案化金屬層的第三開口；於該第三開口中，形成該第二圖案化金屬層；以及移除該第二阻層和第三阻層。
  9. 如申請專利範圍第6項所述之半導體封裝件之製法，復包括於接置該半導體晶片之前，於該複數線路上，形成金屬鍍層，以將該凸塊設於該金屬鍍層上俾接置該半導體晶片。
  10. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該半導體晶片上形成有對應該凸塊之金屬柱，俾於接置該半導體晶片後，令該凸塊包覆該金屬柱。
  11. 如申請專利範圍第6項所述之半導體封裝件之製法，復包括於外露出該絕緣層底面之連接墊上形成銲球。
TW100137485A 2011-10-17 2011-10-17 半導體封裝件及其製法 TWI503935B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100137485A TWI503935B (zh) 2011-10-17 2011-10-17 半導體封裝件及其製法
CN201110328853.4A CN103050466B (zh) 2011-10-17 2011-10-21 半导体封装件及其制法
US13/349,049 US8525336B2 (en) 2011-10-17 2012-01-12 Semiconductor package and method of fabricating the same
US13/971,136 US9029203B2 (en) 2011-10-17 2013-08-20 Method of fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100137485A TWI503935B (zh) 2011-10-17 2011-10-17 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201318118A TW201318118A (zh) 2013-05-01
TWI503935B true TWI503935B (zh) 2015-10-11

Family

ID=48063061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137485A TWI503935B (zh) 2011-10-17 2011-10-17 半導體封裝件及其製法

Country Status (3)

Country Link
US (2) US8525336B2 (zh)
CN (1) CN103050466B (zh)
TW (1) TWI503935B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904050B (zh) * 2012-12-28 2017-04-19 碁鼎科技秦皇岛有限公司 封装基板、封装基板制作方法及封装结构
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
CN106298692B (zh) * 2015-04-24 2019-02-01 碁鼎科技秦皇岛有限公司 芯片封装结构的制作方法
US10707157B2 (en) * 2016-06-15 2020-07-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP7321009B2 (ja) * 2019-07-01 2023-08-04 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501253B (en) * 2000-11-21 2002-09-01 Phoenix Prec Technology Corp Substrate structure and manufacture method of integrated circuit package
TW200816437A (en) * 2006-07-11 2008-04-01 Atmel Corp An electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093183A1 (ja) * 1995-03-17 2004-10-28 Atsushi Hino フィルムキャリアおよびこれを用いた半導体装置
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
JP4359257B2 (ja) * 2004-07-06 2009-11-04 三星電機株式会社 Ｂｇａパッケージおよびその製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501253B (en) * 2000-11-21 2002-09-01 Phoenix Prec Technology Corp Substrate structure and manufacture method of integrated circuit package
TW200816437A (en) * 2006-07-11 2008-04-01 Atmel Corp An electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder

Also Published As

Publication number Publication date
US20130093086A1 (en) 2013-04-18
TW201318118A (zh) 2013-05-01
US8525336B2 (en) 2013-09-03
US9029203B2 (en) 2015-05-12
CN103050466A (zh) 2013-04-17
US20130344661A1 (en) 2013-12-26
CN103050466B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI469289B (zh) 半導體封裝結構及其製法
TWI503935B (zh) 半導體封裝件及其製法
JP2007184385A5 (zh)
CN102456648B (zh) 封装基板的制法
TWI419278B (zh) 封裝基板及其製法
TWI474452B (zh) 基板、半導體封裝件及其製法
TW201628145A (zh) 電子封裝結構及其製法
TWI541965B (zh) 半導體封裝件及其製法
TWI471989B (zh) 半導體封裝件及其製法
JP2009129982A5 (zh)
TW201351574A (zh) 封裝基板暨半導體封裝件及其製法
TWI615936B (zh) 基板結構及其製法
TWI453872B (zh) 半導體封裝件及其製法
TW201832378A (zh) 電子封裝結構及其製法
TWM537303U (zh) ３ｄ多晶片模組封裝結構（二）
TWI447879B (zh) 預製導線架與半導體封裝件及預製導線架的製法
TWI645518B (zh) 封裝結構及其製法
TWI608579B (zh) 半導體結構及其製法
TWI570856B (zh) 封裝結構及其製法
TW202115852A (zh) 半導體裝置及製造方法
JP2010153491A5 (ja) 電子装置及びその製造方法、並びに半導体装置
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI441296B (zh) 封裝結構及其製法
TWI463579B (zh) 四方平面無導腳半導體封裝件及其製法