TW201626722A - 低功率外部偏壓式開機重設電路 - Google Patents

Abstract

本文中揭示涉及開機重設(POR)電路之各種方法及裝置。用以於檢知供應電壓已達所欲位準時產生POR信號之例示性POR電路包含有感測電路及延遲緩衝器。此感測電路包含有：(i)由已知偏壓供電的反相器；(ii)由該供應電壓供電之回授電路；以及(iii)當該供應電壓已達該所欲位準時，經歷電壓轉變之該感測電路的輸出節點。該延遲緩衝器耦合至該感測電路之該輸出節點，其回應於該電壓轉變產生該POR信號。該回授電路回應於該電壓轉變切斷該感測電路。該POR電路產生用於本地系統之該POR信號。該已知偏壓係由外部系統提供。

Description

低功率外部偏壓式開機重設電路

本申請案主張2014年10月9日提出申請題為「低功率外部偏壓式開機重設電路」之美國非臨時性專利申請案第14/510,989號的優先權，其因此就所有目的以參考方式併入本文。

電路設計人員必須思考其電路必須運作的多種不同狀況。設計人員必須思考之其中一種狀況涉及供應電壓的變化。供應電壓有兩種特定變化特別會有問題，亦即電力開啟轉變(power-up transition)及暫時低壓(brown out)。在電力開啟轉變時，電路的電力供應從斷態轉變至通態。在暫時低壓時，電路之電力供應暫時從通態轉變成低狀態。這些操作狀況可能使電子電路進入不可恢復之故障突波狀態，並且可能在電子系統產生其他不可預測之有害的非線性異常狀態。然而，這些有問題的操作狀況可透過使用開機重設(POR)電路從標準電路設計人員關注來篩除。

POR電路作用為較大系統的子電路，並在電力從位準不足轉變成位準充足時提供可靠信號。一般而言，POR電路會偵檢此一轉變，並且會產生POR信號作為回應。POR 信號維持穩定足量時間以讓較大系統達到靜止狀態。如此，此種較大系統可使用POR信號在休止期間清除其本身的任何有害模態，並且也將能夠可靠地判斷供應電壓降低何時未嚴重到足以使標準操作中止、以及狀況何時會迫使停機。舉例而言，在電力正轉變成穩態時，POR電路可強迫多狀態邏輯電路維持其重設狀態，以使多狀態邏輯電路免於進入可使邏輯電路斷路之含糊狀態。

POR電路一般而言，設計重點在於省電及可靠性。由於電力是電子系統的基本輸入，不當的POR電路效能會使整體系統故障，並且導致整體無用。設計運作可靠的POR電路因而至關重要。同時，由於POR電路負責判斷整體系統電力位準是否充足，因此沒有其他可信賴的子電路來可靠控制POR電路何時是否應運作。如此，POR電路一般而言，設計為總是處於接通，因而對電力供應提供可靠的監測。然而，其由於總是處於接通，所消耗的電力量是任何上層主系統固定存在的負擔。其在標準操作期間消耗的電力特別明顯浪費，因為一旦電力達到可靠位準，POR電路仍持續汲取電力，即使對系統沒有任何效用也還在汲取。

圖1繪示POR電路100，其包含有感測電路101及POR信號產生器電路102。如圖示，這兩個電路係由供應電壓(VDD)供電，並且連結至接地點(GND)。感測電路101偵檢供應電壓VDD何時從位準不足轉變成位準充足，並且遞送脈衝信號至POR信號產生器電路102。POR信號產生器電 路102回應產生當作POR信號之脈衝。

電路100雖然可靠，但仍然包含有從VDD到GND的兩條開放電流支路103與104。在POR電路100的一項實作態樣中，支路103與104汲取13微安培(μA)之組合標稱電流。如所述，無論系統之其它部分是否作動或處於待機狀態，POR電路100仍會持續汲取此電流。在某些情況下，這13μA可能會是個令人無法接受的大數值。

在所揭示之一實施例中，提供一種用於在檢出供應電壓已達所欲位準便產生POR信號的開機重設(POR)電路。此POR電路包含有感測電路及延遲緩衝器。該感測電路包含有：(i)由已知偏壓供電的反相器；(ii)由該供應電壓供電之回授電路；以及(iii)在該供應電壓已達該所欲位準時經歷電壓轉變之該感測電路的輸出節點。該延遲緩衝器係耦合至該感測電路之該輸出節點，其回應於該電壓轉變產生該POR信號。該回授電路回應於該電壓轉變關掉該感測電路。該POR電路產生用於本地系統之該POR信號。該已知偏壓係由一外部系統提供。

在所揭示另一實施例中，提供一種POR電路。此POR電路包含有反相器，該反相器係由外部電源供電，並且在供應電壓超出該外部電源時輸出一信號。此POR電路亦包含有延遲緩衝器，該延遲緩衝器係操作性耦合至該反相器之反相器輸出節點以自該反相器接收該信號。此POR電路亦包含有回授電路。此POR電路亦包含有耦合至該供 應電壓、該反相器之反相器輸入節點、及該回授電路的分壓器。該回授電路回應於該信號，隔離該分壓器與接地點，並且耦合該分壓器至該供應電壓。該延遲緩衝器回應於該信號，產生一POR信號。

在所揭示另一實施例中，POR電路包含有反相器，耦合於已知偏壓與接地節點之間。此POR電路亦包含有第一電晶體，耦合於供應電壓與該反相器之輸入節點之間，並且具有耦合至該反相器之該輸入節點的第一控制電極。此POR電路亦包含有第二電晶體，該第二電晶體在該第一電晶體與該接地節點間形成一電路支路之一部分，並且具有耦合至該反相器之該輸入節點的第二控制電極。此POR電路亦包含有延遲緩衝器，該延遲緩衝器在該供應電壓超出該已知偏壓時，自該反相器接收一轉變信號。此POR電路亦包含有回授電路，該回授電路回應於該轉變信號，使該電路支路短路，並且將該反相器之該輸入節點拉至該供應電壓。

100、200、300、400‧‧‧POR電路

101、201、301、401‧‧‧感測電路

102‧‧‧POR信號產生器電路

103‧‧‧開放電流支路

202‧‧‧反相器

203‧‧‧延遲緩衝器

204‧‧‧感測電路輸出節點

205‧‧‧回授電路

206‧‧‧分壓器

207、208‧‧‧參考符號/假想線/線路

302、606‧‧‧第一電晶體

303、605‧‧‧第二電晶體

304、305、607、608、609‧‧‧電晶體

306、405‧‧‧反相器輸入節點

403‧‧‧第三電晶體

404‧‧‧第四電晶體

406‧‧‧節點

500、700、800‧‧‧曲線圖

501、701、801‧‧‧x軸

502、702、802、805‧‧‧y軸

600‧‧‧延遲緩衝器電路

601‧‧‧第一子反相器

602‧‧‧電容性延遲節點

603‧‧‧第二子反相器

604‧‧‧電容性延遲元件

703、704、803‧‧‧波形

705‧‧‧延遲週期

804‧‧‧x軸/反相POR信號

圖1繪示根據相關技術之開機重設(POR)電路。

圖2繪示根據本發明之實施例之POR電路的方塊圖。

圖3繪示根據本發明之實施例之POR電路的示意圖。

圖4繪示根據本發明之實施例具有兩個電晶體反相器之POR電路的示意圖。

圖5繪示來自圖4之特定電壓的波形圖，其中x軸以時間為單位而y軸以伏特為單位。

圖6繪示根據本發明實施例之POR延遲緩衝器的示意圖。

圖7繪示根據本發明實施例之POR電路之效能的波形圖，x軸以時間為單位而y軸以伏特為單位。

圖8繪示兩個波形圖，其繪示根據本發明實施例之POR電路的暫時低壓效能，各x軸以時間為單位而各y軸以伏特為單位。

下文將詳細參照所揭本發明之實施例，附圖繪示其中的一或多項實例。各實例係提供來解釋本發明技術，而不是作為本技術的限制。事實上，所屬技術領域中具有通常知識者將清楚明白可修改及改變本技術而不脫離其精神及範疇。舉例來說，所繪示或說明為一項實施例之一部分的特徵可配合另一實施例使用而產生又再一實施例。因此，本文的主體內容意欲涵蓋後附申請專利範圍及其均等論述之範疇內的所有此類修改及變化。

本文揭示的是提供可靠開機重設(POR)信號至電子系統的電路及方法。此POR信號可在系統之供應電壓(VDD)電力開啟期間作用為保證重設狀態信號。VDD電力開啟後，所揭示電路中有一些亦在正常穩態狀況下消耗最少供應電流。揭示的電路中有一些亦利用一副供應(VIO)所提供的已知偏壓。此已知偏壓可由外源提供，並且可或 可不由系統內POR電路操作之其他子電路使用。VIO係已知偏壓，原因在於可將其假設為在VDD電力開啟前及持續透過POR電路操作期間，均可得且係在其標準值的+/- 20%範圍內。

POR電路之一例示性實作態樣可參照圖2來說明。POR電路200係繪示為根據下文揭露中所提供更多特定電路的方塊圖。POR電路200係一種用於在檢出供應電壓已達所欲位準時產生POR信號的低功率POR電路。在這種特定情況下，供應電壓係總體電路的供應電壓VDD，而此POR電路係該總體電路的子電路，而且所欲位準係足以使總體電路中其他子電路可靠運作的位準。舉例而言，總體電路可為具有多狀態數位邏輯的積體電路(IC)，而且該充足位準的範圍可在3.3伏特(V)供應電壓的25%內，使得多狀態數位邏輯不因低供應電壓及有雜訊供應電壓而陷入故障突波狀態。該充足位準亦可以是已知偏壓VIO。參照前述實例，VIO可以是設有該IC之印刷電路板所使用的1.8V電壓。

POR電路200亦可在與更大系統介接的電路上提供硬體主動待機信號。舉一特定實例來說，該電路可以是使用MIPI規格相容介面與射頻(RF)前端介接的天線開關IC。外部電壓可以是諸如VIO之系統級電壓，而且供應電壓可以是天線開關IC所使用的局部電壓。POR信號只要供應電壓超出VIO便可產生，並且可適當地作用為用以使天線開關安全轉變到其正規操作狀況的硬體主動待機信號。這將由於MIPI規格對VIO有低待機狀態電流的要求，而成為本 文中所述某些作法的特別適合實作態樣。

POR電路200包含有感測電路201及延遲緩衝器203。延遲緩衝器203回應於感測電路輸出節點204上的電壓轉變，產生POR信號。延遲緩衝器203亦可包括有反相操作並且使POR信號反相，使得延遲緩衝器203反而是延遲反相器，並且產生PORb，而不是POR。感測電路輸出節點204上電壓轉變後，POR信號停留在其靜止狀態一給定時段。該給定時段係由延遲緩衝器203的性質來決定。該時段提供POR信號在電力開啟後維持已知狀態一充足時段的所欲特性，以便其他子電路在開始正規操作前先達到穩定操作狀態。

在操作時，感測電路201偵檢供應電壓VDD已在何時出現轉變，以及在VDD已達所欲位準的情況下，輸出節點204何時經歷生成的電壓轉變。感測電路201包含有：由VIO供電的反相器202；及由VDD供電的回授電路205。回授電路205回應於節點204上的電壓轉變，關掉感測電路201。POR信號係由一本地系統來利用，POR電路200是該本地系統的一部分。VIO係由外部系統提供，與POR信號無關。舉例而言，該本地系統可以是含有POR電路200的IC，該IC中的所有子電路全都依賴POR電路200所提供的POR信號，而該外部系統可以是提供板級電力供應的印刷電路板。在這項實例中，VIO可以是無論IC是否處於待機狀態或作用狀態都可用的1.8V供應源，而VDD可以是只在IC處於作動狀態或有效待機狀態時才提供的3.3V供應源。

POR電路200更包含有提供分壓至反相器202之輸入的分壓器206。所繪示的回授電路205及分壓器206兩者都是藉由以參考符號207及208標示之兩組假想線耦合至VDD及接地點。所繪示的分壓器206亦經由匯流排209耦合至回授電路205。匯流排209代表回授電路205與分壓器206間的多條可能連接。該等連接可以是此電路中的個別及獨立電線。匯流排209亦可包含有單一連接。此等假想線及匯流排路由安排的理由在於：回授電路205及分壓器206各可直接耦合至VDD及GND，並且使信號從那些節點任一者分流至其他電路方塊。假想線207及208中的全部、三條或兩條可能需用以耦合分壓器206及回授電路205至電力供應器及接地點，因為各電路方塊可不對其他電路方塊之節點VDD及GND提供連接、或可對其中之一者或兩者提供連接。然而，某些效益產生出以下作法：線路207及208中僅一者直接將分壓器206連接至VDD或GND，而另一連接係設置經由回授電路205。

只要回授電路205對分壓器206提供連到VDD或GND之其中一條連接，回授電路205便可回應於反相器輸出節點204上的信號切離分壓器206。舉例而言，若回授電路205提供自分壓器206至GND的路徑，回授電路205可回應於反相器輸出節點204上的信號，將分壓器206與接地點隔離。在假想線207及208兩者都是設置經過回授電路205的情況下，回授電路可回應於反相器輸出節點204上的信號，將分壓器206與接地點隔離，並且亦耦合分壓器206至供應電 壓。在某些作法中，使用回授電路205切離分壓器206會導致一旦系統已達正規操作狀況，感測電路201便不再汲取電力。特別的是，由於反相器202可以是若非正處在轉變狀態否則不會發生功耗的雙電晶體CMOS反相器，因此可在POR信號已產生後，將整體感測電路201設定為消耗零功率。

分壓器206可以有多種形式。此分壓器可由諸如電阻器等整合式被動組件構成，並且可調整尺寸以對反相器202的輸入提供VDD之一部分。此分壓器亦可使用兩個以飽和模式作汲極連接之電晶體。舉例而言，p型電晶體及n型電晶體可汲極對汲極於一個節點串聯，兩者的閘極同樣地在相同節點耦合在一起。分壓器206使用電阻器會有以下優點：當VDD非常低(例如小於電晶體之臨界位準)時，電壓判斷更良好。然而，電晶體在反相器202包含有電晶體的情況下對於分壓器206有幫助，因為POR切換臨界會更可靠。這是因為反相器202之切換點中的任何變化，與分壓器206因製程、電壓及溫度變化導致的行為，會傾向於抵消。

分壓器206中元件的相對尺寸調整可設定來供遞送不同電壓至反相器202之輸入，從而提升或降低POR電路的靈敏度。增大共用節點之VDD側耦合之裝置的阻抗會降低反相器202之輸入所呈現之電壓。另外，被動電阻器及電晶體之任何組合，可用於提供諸如耦合至VDD的飽和模式p型電晶體、以及耦合於反相器202之輸入與GND間的電阻器之分壓器。

圖3繪示具有感測電路301之POR電路300，在該 感測電路中，分壓器206包含有串聯耦合於VDD與GND間的第一電晶體302及第二電晶體303。電晶體302係p型電晶體且電晶體303係n型電晶體。第一電晶體302係閘極耦合至反相器202之反相器輸入節點，並且於VDD與反相器202之輸入間提供第一源極-汲極路徑。第二電晶體303在反相器輸入節點與GND間沿著一電路支路提供第二源極-汲極路徑。此分壓器作用在於感測VDD的變化，並且提供該等變化至反相器202之輸入。

在改以POR電路300例示之POR電路200的實作態樣中，假想線207實作為用以直接連接第一電晶體302至VDD。另外，回授電路205包含有電晶體304及305。因此，在這項實作態樣中，所實施假想線207的兩條支路都是用以直接連接其相關聯電路方塊至VDD。電晶體304係閘極耦合至反相器輸出節點204，並且在供應電壓VDD與反相器輸入節點306之間提供源極-汲極路徑。電晶體305亦閘極耦合至反相器輸出節點204，並且在第二電晶體303與GND間沿著電路支路提供源極-汲極路徑。電晶體305初始會讓其閘極處於VIO而處在導通態，因為隨著VDD電源切斷，感測電路301的內部節點會低於VIO，因而會將反相器202設定為低輸入且高輸出狀態。如此，電晶體305不會在電力開啟期間干擾分壓器的操作。

感測電路301中的回授電路能夠經由電晶體304將分壓器拉至VDD，並且能夠經由電晶體305將分壓器與接地點隔離。這是一種有效益的作法，理由在於回授電路切 離分壓器305而免於消耗任何電力，而且還使分壓器206之內部節點保持處於設定電壓，使得內部節點都不會浮動至不可預測值。回授電路可將分壓器之一側與電力供應節點隔離、並且將分壓器之內部節點拉至其他電力供應節點的任何實作態樣，都將享有這樣的效益。分壓器不需要使用電晶體來實施便能落實這樣的效益，因為電晶體302及303可用電阻器來更換，而且電晶體304及305仍然會有能力切離所生成的分壓器。

圖4繪示與POR電路300在所有方面都類似的POR電路400，差別是在感測電路401中，反相器係以第三電晶體403及第四電晶體404實現。電晶體403係源極耦合至已知偏壓VIO。電晶體404係源極耦合至GND。電晶體403與302可以等尺寸，而且電晶體404與303可以等尺寸。因此，電晶體403與404所形成的反相器在供應電壓VDD已達VIO時會接近要轉變。

電晶體302、303、403及404之相對尺寸調整可受調整以修改POR感測電路401的切換點。特別的是，電晶體303可比電晶體404更寬或更短，以便對於給定的VDD降低反相器輸入節點405處的電壓，且藉以降低感測電路的靈敏度。實事上，如下文更加詳細所述，電晶體305的存在會使切換點偏離VDD而等於VIO，而且使電晶體303更強化會作用來抵制此偏移。舉另一例而言，而且或許是為了節省面積，電晶體403及404之寬度除以長度值可以是電晶體302及303之寬度除以長度值的倍數，以便提供更強的反相器，該 更強的反相器仍然會跨越多種製程及溫度變化追循著分壓器。為了提供均勻的布局，電晶體403及404各可分別包含有多個與電晶體302及303之總體寬度同寬的指部，其中電晶體302及303係為單指電晶體。

POR感測電路401之操作可參照圖5所示曲線圖500上的波形來說明。x軸501以微秒(μs)為單位，而y軸502以伏特為單位。已知偏壓VIO係對照接地電壓GND在y軸上標示。在電力開啟前，感測電路401之內部節點，例如反相器輸入節點405與節點406，處於GND之低位準。因此，反相器輸出節點204處於VIO之高位準。隨著VDD開始上升，反相器輸入節點405隨著電晶體302及303將VDD分壓而開始上升，以在反相器輸入節點405上產生電壓。此電壓上升會開始啟動電晶體404並開始下拉反相器輸出節點204。隨著VDD持續上升，反相器將達到其切換點。

反相器的切換點是在節點405上產生，大約是在VDD等於VIO時的點-反相器的切換點大致係界定為輸入等於輸出時的點。同樣地，由於反相器中的電晶體403及404兩者在切換點時都會飽和，而且電晶體302及303係連接成飽和模式，感測電路401的分壓器及反相器在電晶體節點各以幾乎等同的電壓偏壓時，會位處兩者的切換點。忽略電晶體305的效應，當VDD等於VIO時，會產生幾乎等同的偏壓情況。因此，反相器的切換點大約是VDD等於VIO時的點。電晶體305由於其閘極電壓隨著反相器開始切通而開始從VIO下降，因此對於切換點會有一些效應。這會使電晶體 303之源極處於比電晶體404之源極更高的電壓，從而會相對於電晶體404弱化電晶體303。為了抵制這種影響，並且如上述，電晶體303可調整至比電晶體404稍強化的尺寸。

當反相器切通時，反相器輸出節點204會下降至GND。回授電路對此轉變提供正回授，因為電晶體304會全程上拉反相器輸入節點405至VDD，並且藉由關斷電晶體305而將分壓器與接地點隔離。這會產生正回授，因為對元件304及305的轉變兩者都提升反相器輸入節點405趨近VDD的速率。除了正回授，元件304及305上的轉變還用於將分壓器與接地點隔離，使得一旦感測電路已檢知VDD轉變至充足電壓，便不消耗電力。另外，電路400中的反相器在轉變完成後便不消耗電力，因為元件403會完全截止。因此，一旦反相器已完全轉變，反相器輸出節點204會處於接地電位，而且感測電路401不會汲取任何電流。因此，反相器輸出節點204上的轉變指出VDD達到充足位準之檢測狀態，並且亦用於關斷POR感測電路401。

一旦感測電路201已檢出供應電壓轉變至充足位準，延遲緩衝器203便會回應於感測電路輸出節點204上的信號之轉變，產生所需的POR信號。如前述，在供應電壓已升高到足以使系統中的其他子電路有能力適當地反應重設並達到穩定操作狀態後，POR信號必須保證重設信號在某合理的時間長度內穩定。由於電力供應上升時間大致是電路設計人員必須接受為外部限制條件的未指定參數，無論電力供應器的電力開啟有多快，POR電路都必須保證此 重設信號穩定。舉例而言，其對於快速供應上升時間(例如熱插應用)應該奏效，且對於慢速上升時間(例如直流斜坡)也應該奏效。

圖6中繪示的是可用於代替延遲緩衝器203的例示性延遲緩衝器電路600。如圖示，延遲緩衝器電路600係連接至反相器輸出節點204，並且在標示POR的節點上產生POR信號。此電路係由VIO供電，並且耦合至GND。電路600包含有第一子反相器601，該第一子反相器係輸入耦合至反相器輸出節點204，並且輸出耦合至電容性延遲節點602。電路600亦包含有第二子反相器603，該第二子反相器係輸入耦合至電容性延遲節點602，並且輸出耦合至第二子反相器輸出節點。在此圖中，第二子反相器輸出節點係標示為POR的節點。這兩個背對背反相器在第二子反相器輸出節點產生極性與輸入電路600之信號相同的信號。生成的信號係POR信號，並且回應於感測電路之輸出節點上的電壓轉變而轉至已知偏壓VIO。POR信號與反相器輸出節點204上之信號間的差異在於：POR信號以更長的時間表現反相器輸出節點204上出現的轉變。

電路600輸入轉變與電路600輸出轉變之間的時段可稱為延遲緩衝器之延遲週期，該延遲週期是由耦合至電容性延遲節點602之電容性延遲元件604所設定的值。標準IC中延遲週期的標準值是在5μs等級。電容性延遲元件604係繪示為閘極耦合至電容性延遲節點602、源極耦合至接地節點、並且汲極耦合至接地節點之源極-汲極短路電晶 體。在這種情況下，電容器可藉由標準電晶體處理步驟來形成，其中閘極的寬度及長度設定延遲元件的電容。在替代例中，電容性延遲元件604則可為根據替代處理步驟來製作的電容器。舉例而言，電容器可以是電路600之電晶體已形成後所組建的金屬-絕緣體-金屬電容器。此電容器亦可以是使用替代整合式被動處理步驟形成的電容器。

電路600包括有兩個附加電晶體，這兩個附加電晶體有助於使總體電路較不受供應電壓上暫時低壓現象及其他擾動所影響。這些電晶體藉由引進一定程度之遲滯作用至反相器來達成這樣的結果。第一電晶體606係閘極耦合至反相器輸出節點，並且源極耦合至VIO。第二電晶體605係閘極耦合至該第二子反相器輸出節點，並且汲極耦合至電容性延遲節點602。第一電晶體606之汲極係耦合至第二電晶體605之源極。這些電晶體用於迫使延遲緩衝器在經過延遲週期後接通。電晶體606及605在電路正在輸出低值時，由於子反相器601中的n型電晶體截止，因此不具有通至接地點的路徑。因此，POR信號產生後，它們並未消耗電力。

其他的電路600強化方法可透過調整構成該電路之個別電晶體的尺寸、並且對該等電晶體進行類似修改來落實。舉例而言，電晶體607可設計為具有高臨界電壓及長通道，使得該電晶體對電容性延遲節點602提供慢速充電，從而針對設定電容器尺寸增加延遲週期。舉另一例而言，電晶體608可設計為具有較大寬度及小長度，而且電晶體 609可設計為具有將會為子反相器603帶來高切換臨界的相反特性。此尺寸調整選擇亦將提供轉變更迅捷的POR信號，並使得透過子反相器603在VIO與GND之間提供開路所花的時間量減到最少。若子反相器603的輸入電壓故意放慢升降速度，這便有效益，如此可反過來使子反相器603處於轉變狀態並將電流直接從VIO耗用至GND的時段變長。

在受電路600所影響之POR信號的行為可參照圖7中曲線圖700上的波形來說明。x軸701以μs為單位，而y軸702以伏特為單位。VDD係使用波形703來繪示，並且自GND開始上升、超出VIO、然後再回到GND。波形704與POR信號反相，並且係使圖6中節點POR上信號反相而得到。延遲週期705係藉中刮號來標示，並且係依據感測電路精確地在VDD通過VIO的點切換之假設來繪示。波形704在對於總體系統中其他子電路達到穩態操作狀態所必要的時段內維持低位準。波形704亦繪示出POR電路之遲滯特性，原因在於與其從低轉變至高時相比較，其針對VDD在不同值從高轉變至低。此特性是使POR電路免受供應電壓暫時低壓現象干擾的重要原因。

POR電路應該對電力供應電壓上的雜訊或其暫時低壓現象具有良好的抗擾性。此特性會避免操作期間不小心重設系統，否則那樣會對效能帶來不利的影響。延遲緩衝器600為這些因素提供良好程度的抗擾性，正如圖8中曲線圖800的波形所示。此等波形是經由模擬根據感測電路401之感測電路及根據延遲緩衝器600之延遲緩衝器所取 得。已知偏壓VIO係1.8V，且全功率VDD為3.6V。

曲線圖800包括有兩組x軸801及804，這兩組x軸是以μs為單位並且在圖頁上對齊，以表示x軸801上任一點皆與x軸804上該點正下方的任一點時間相關。Y軸802及y軸805是以伏特為單位。y軸805上圖示的波形804係與圖7相同的反相POR信號，但其回應的是如波形803示於y軸802上不同的VDD變化型樣。波形803始於慢速直流斜坡，而接在後面的是針對3.6V供應源之三個約略為25μs及1.4V、2V與3.1V的暫時低壓階段。值得注意的是，反相POR信號804未回應暫時低壓現象，直到最後降低的3.1V為止。

以上揭露中之電路200雖然有些實施例是參照場效電晶體及特定拓樸結構具體說明，但替代的電晶體技術及電路拓樸結構亦可加以使用。的確，任何技術都可從本文中的教示得到效益，包括有雙載子接面電晶體、縱橫式電晶體、以及任何其他電晶體技術。再者，某些拓樸結構修改型態提供上述特定拓樸結構未有的效益。舉例來說，回授電路可由下一級來驅動，例如延遲緩衝器203之輸出或延遲緩衝器600之內部電容性延遲節點605。這種作法將會提供某些效益，理由在於電晶體305不會改變感測電路的切換點(由於電晶體305會停留於接通直到反相器切換後為止，因此在感測電路401感測轉變時，電晶體302、303、403及404會看到大約相同的電壓)。然而，這種拓樸結構也會導致較大的電流透過電晶體302及303消耗掉，因為電晶體305切換並且使感測電路與接地點隔離所用的時間更長。伴 隨電路200有許多其他拓樸結構可加以應用而各有優缺點。

儘管本說明書已對照本發明之特定實施例詳細說明，仍將可了解所屬技術領域中具有通常知識者一經理解前述說明，便可輕易地想出這些實施例的改變例、變化例及均等例。本發明之這些及其他修改及變化可由所屬技術領域中具有通常知識者來實踐，但皆不會脫離後附申請專利範圍中更具體地提出之本發明的精神及範疇。

203‧‧‧延遲緩衝器

204‧‧‧感測電路輸出節點

302‧‧‧第一電晶體

303‧‧‧第二電晶體

304、305‧‧‧電晶體

400‧‧‧POR電路

401‧‧‧感測電路

403‧‧‧第三電晶體

404‧‧‧第四電晶體

405‧‧‧反相器輸入節點

406‧‧‧節點

Claims (20)

1. 一種用以在檢出供應電壓已達所欲位準時產生開機重設信號之開機重設電路，其包含有：一感測電路，其包含有：(i)由一已知偏壓供電的一反相器；(ii)由該供應電壓供電之一回授電路；以及(iii)當該供應電壓已達該所欲位準時經歷一電壓轉變之該感測電路的一輸出節點；以及耦合至該感測電路之該輸出節點之一延遲緩衝器，其回應於該電壓轉變產生該開機重設信號；其中該回授電路回應於該電壓轉變切離該感測電路；其中該開機重設電路產生用於一本地系統之該開機重設信號；以及其中該已知偏壓係由一外部系統提供。
2. 如請求項1之開機重設電路，該感測電路更包含有：耦合至該供應電壓並提供一分壓至一反相器輸入節點之一分壓器；其中該反相器包含有一反相器輸出節點及該反相器輸入節點；以及其中該反相器輸出節點為該感測電路之該輸出節點。
3. 如請求項2之開機重設電路，該分壓器包含有：一第一電晶體，其係閘極耦合至該反相器輸入節 點，並且在該供應電壓與該反相器輸入節點間提供一第一源極-汲極路徑；以及一第二電晶體，其係閘極耦合至該反相器輸入節點，並且在該反相器之該輸入與一接地節點間沿著一電路支路提供一第二源極-汲極路徑。
4. 如請求項3之開機重設電路，該反相器包含有：一第三電晶體，其係源極耦合至該已知偏壓；以及一第四電晶體，其係源極耦合至該接地節點；其中該第一與第三電晶體等尺寸；以及其中該第二電晶體具有以下其中一者：比該第四電晶體更寬之一寬度、以及比該第四電晶體更短的一長度。
5. 如請求項3之開機重設電路，該回授電路包含有：一第五電晶體，其係閘極耦合至該反相器輸出節點，並且在該供應電壓與該反相器輸入節點間提供一第五源極-汲極路徑；以及一第六電晶體，其係閘極耦合至該反相器輸出節點，並且在該第二電晶體與該接地節點間沿著該電路支路提供一第六源極-汲極路徑。
6. 如請求項1之開機重設電路，該延遲緩衝器包含有：一第一子反相器，其係輸入耦合至該感測電路之該輸出節點，並且輸出耦合至一電容性延遲節點；一第二子反相器，其係輸入耦合至該電容性延遲節點，並且輸出耦合至一第二子反相器輸出節點； 一第一電晶體，其係閘極耦合至該反相器輸出節點，並且源極耦合至該已知偏壓；一第二電晶體，其係閘極耦合至該第二子反相器輸出節點，並且汲極耦合至該電容性延遲節點；以及耦合至該電容性延遲節點之一電容性延遲元件；其中該第一電晶體之一汲極係耦合至該第二電晶體之一源極；以及其中該延遲緩衝器之一延遲週期係藉由該電容性延遲元件來設定。
7. 如請求項6之開機重設電路，其中：該開機重設信號在該延遲週期後，回應於該感測電路之該輸出節點上的該電壓轉變，上升至該已知偏壓；以及該開機重設電路不因該供應電壓上之暫時低壓現象而受到干擾。
8. 一種開機重設電路，包含：一反相器，其係由一外部電源供電，並且在一供應電壓超出該外部電源時輸出一信號；一延遲緩衝器，其係操作性耦合至該反相器之一反相器輸出節點以自該反相器接收該信號；一回授電路；以及耦合至該供應電壓、該反相器之一反相器輸入節點、及該回授電路的一分壓器；其中該回授電路回應於該信號，隔離該分壓器與接 地點，並且耦合該分壓器至該供應電壓；以及其中該延遲緩衝器回應於該信號，產生一開機重設信號。
9. 如請求項8之開機重設電路，該分壓器更包含有：一第一電晶體，其係閘極耦合至該反相器輸入節點，並且在該供應電壓與該反相器輸入節點間提供一第一源極-汲極路徑；以及一第二電晶體，其係閘極耦合至該反相器輸入節點，並且在該反相器之該輸入與一接地節點間沿著一電路支路提供一第二源極-汲極路徑。
10. 如請求項9之開機重設電路，該反相器包含有：一第三電晶體，其係源極耦合至該外部電源；以及一第四電晶體，其係源極耦合至該接地節點；其中該第一與第三電晶體等尺寸；以及其中該第二電晶體具有以下其中一者：比該第四電晶體更寬之一寬度、以及比該第四電晶體更短的一長度。
11. 如請求項9之開機重設電路，該回授電路包含有：一第五電晶體，其係閘極耦合至該反相器輸入節點，並且在該供應電壓與該反相器輸入節點間提供一第五源極-汲極路徑；以及一第六電晶體，其係閘極耦合至該反相器輸出節點，並且在該第二電晶體與該接地節點間沿著該電路支路提供一第六源極-汲極路徑。
12. 如請求項8之開機重設電路，該分壓器更包含有：一第一電阻器，其係耦合於該外部電源與該反相器輸入節點之間；以及一第二電阻器，其在該反相器輸入節點與一接地節點間的一電路支路上形成一傳導路徑。
13. 如請求項12之開機重設電路，該回授電路包含有：一第五電晶體，其係閘極耦合至該反相器輸出節點，並且在該供應電壓與該反相器輸入節點間提供一第五源極-汲極路徑；以及一第六電晶體，其係閘極耦合至該反相器輸出節點，並且在該第二電阻器與該接地節點間沿著該電路支路提供一第六源極-汲極路徑。
14. 如請求項8之開機重設電路，該延遲緩衝器包含有：一第一子反相器，其係輸入耦合至該反相器輸出節點，並且輸出耦合至一電容性延遲節點；一第二子反相器，其係輸入耦合至該電容性延遲節點，並且輸出耦合至一第二子反相器輸出節點；一第一電晶體，其係閘極耦合至該反相器輸出節點，並且源極耦合至該外部電源；一第二電晶體，其係閘極耦合至該第二子反相器輸出節點，並且汲極耦合至該電容性延遲節點；以及耦合至該電容性延遲節點之一電容性延遲元件；其中該第一電晶體之一汲極係耦合至該第二電晶體之一源極；以及 其中該延遲緩衝器之一延遲週期係藉由該電容性延遲元件來設定。
15. 如請求項14之開機重設電路，其中：該延遲緩衝器之該延遲週期係藉由該電容性延遲元件來設定；該開機重設信號在該延遲週期後，回應於該反相器輸出節點上的該信號，轉至該外部電源之一電壓位準；以及該開機重設電路不因該供應電壓上之暫時低壓現象而受到干擾。
16. 一種開機重設電路，其包含有：一反相器，其係耦合於一已知偏壓與一接地節點之間；一第一電晶體，其係耦合於一供應電壓與該反相器之一輸入節點之間，並且具有耦合至該反相器之該輸入節點的一第一控制電極；一第二電晶體，其在該第一電晶體與該接地節點間形成一電路支路之一部分，並且具有耦合至該反相器之該輸入節點的一第二控制電極；一延遲緩衝器，其在該供應電壓超出該已知偏壓時，自該反相器接收一轉變信號；以及一回授電路，其回應於該轉變信號，使該電路支路短路，並且將該反相器之該輸入節點拉至該供應電壓。
17. 如請求項16之開機重設電路，該回授電路更包含有： 一第三電晶體，其係閘極耦合至該反相器之一輸出節點，並且在該供應電壓與該反相器之該輸入節點之間形成一第一源極-汲極路徑；一第四電晶體，其係閘極耦合至該反相器之該輸出節點，並且沿著該電路支路在該第二電晶體與該接地節點之間形成一第二源極-汲極路徑。
18. 如請求項16之開機重設電路，該延遲緩衝器包含有：一延遲緩衝器輸入節點，其係耦合至該反相器之該輸出節點；一第一子反相器，其具有耦合至該延遲緩衝器輸入節點之一第一子反相器輸入、及耦合至一延遲節點之一第一子反相器輸出；一第二子反相器，其具有耦合至該延遲節點之一第二子反相器輸入；以及一延遲元件，其係耦合於該延遲節點與該接地節點之間，設定該延遲緩衝器之該延遲。
19. 如請求項16之開機重設電路，該回授電路更包含有：一第三電晶體，其係閘極耦合至該延遲節點，並且在該供應電壓與該反相器之該輸入節點之間形成一第一源極-汲極路徑；一第四電晶體，其係閘極耦合至該延遲節點，並且沿著該電路支路在該第二電晶體與該接地節點之間形成一第二源極-汲極路徑。
20. 如請求項18之開機重設電路，其中： 該延遲元件為一個源極-汲極短路電晶體，且係閘極耦合至該延遲節點、源極耦合至該接地節點、並且汲極耦合至該接地節點。