[go: up one dir, main page]

TW201603665A - 印刷電路板、用以製造其之方法及具有其之層疊封裝 - Google Patents

印刷電路板、用以製造其之方法及具有其之層疊封裝 Download PDF

Info

Publication number
TW201603665A
TW201603665A TW104116329A TW104116329A TW201603665A TW 201603665 A TW201603665 A TW 201603665A TW 104116329 A TW104116329 A TW 104116329A TW 104116329 A TW104116329 A TW 104116329A TW 201603665 A TW201603665 A TW 201603665A
Authority
TW
Taiwan
Prior art keywords
cavity
insulating layer
layer
package
circuit board
Prior art date
Application number
TW104116329A
Other languages
English (en)
Inventor
金惠進
鄭橞洹
姜明杉
奉康昱
高永寬
成旼宰
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201603665A publication Critical patent/TW201603665A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

一種連接於一基板之一表面之印刷電路板，且一第一電子元件係固定於此表面上。此印刷電路板包括至少一絕緣層且絕緣層具有容納第一電子元件之至少一部分的一腔，以及腔具有以一絕緣材料製成之一內表面。

Description

印刷電路板、用以製造其之方法及具有其之層疊封裝
本揭露是有關於一種印刷電路板、一種用以製造其之方法，以及一種具有其之層疊封裝(package on package)。
電子技術最近係採用黏著技術(mounting technology)，黏著技術係使用在固定元件方面具有實現高密度化(densification)及高整合性之能力的多層印刷電路板，以達到電子裝置之微型化及薄化。多層印刷電路板具有應用之元件，例如是微型電路、凸塊、及類似物，以實現高密度化及高整合性。近日，半導體封裝件係已經積極地發展，半導體封裝件係裝配成藉由預先黏著電子元件於印刷電路板上之封裝件，半導體封裝件例如是系統級封裝件(system in package，SIP)、晶片尺寸封裝件(chip sized package，CSP)、覆晶晶片封裝件(flip chip package，FCP)。 此外，對於層疊封裝(package on package，POP)中之控制裝置及記憶裝置在單一封裝形式中應用係存有需求，以藉此縮小化高性 能之智慧手機及改善其之性能。
本揭露之一方面可提供一種印刷電路板、一種用以製造其之方法、以及一種具有其之層疊封裝，此印刷電路板具有簡單地減少外部連接端之橋接(bridge)發生且實現細間距(fine pitch)之能力。
本揭露之一方面可亦提供一種印刷電路板、一種用以製造其之方法、以及一種具有其之層疊封裝，此印刷電路板具有減少層疊封裝之整體厚度的能力。
根據本揭露之一方面，一種印刷電路板可提供，印刷電路板連接於一基板之一表面且包括至少一絕緣層，基板具有一第一電子元件，第一電子元件固定於表面上，其中此至少一絕緣層具有一腔形成於其中，腔容納第一電子元件之至少一部分，以及腔具有一內表面，以一絕緣材料製成。
此腔可具有一凹形，形成於絕緣層之一下表面中。
印刷電路板可更包括一連接墊，連接墊形成於絕緣層內，且連接墊與腔分隔。
連接墊可具有等同於或小於絕緣層之一厚度。
腔可具有以相同於絕緣層之材料所製成的整個的內表面。
根據本揭露之另一方面，一種用以製造一印刷電路板之方法可包括形成一腔圖案於一載體基板上；形成一絕緣層在 載體基板上，以埋住腔圖案；移除載體基板；以及移除腔圖案，以形成一腔。
在形成腔圖案中，當腔圖案係形成時，可更形成一連接墊於載體基板上。
根據本揭露之另一方面，一種層疊封裝，可包括：一下封裝件，包括一下封裝基板及一第一電子元件，第一電子元件設置於下封裝基板上；一上封裝基板，包括至少一絕緣層，絕緣層具有一腔形成於其中，腔容納第一電子元件之至少一部分，且腔具有一內表面，以一絕緣材料製成；以及一外部連接端，形成於下封裝基板及上封裝基板之間，且電性連接上封裝基板及下封裝基板。為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧印刷電路板
110‧‧‧連接墊
120‧‧‧腔圖案
121‧‧‧腔
130‧‧‧絕緣層
131‧‧‧第一絕緣層
135‧‧‧第二絕緣層
140‧‧‧第一貫孔
150‧‧‧內層電路圖案
160‧‧‧第二貫孔
170‧‧‧外層電路圖案
180‧‧‧保護層
190‧‧‧表面處理層
195‧‧‧外部連接端
210‧‧‧下封裝基板
211‧‧‧絕緣層
212‧‧‧電路圖案
220‧‧‧第一電子元件
230‧‧‧上封裝基板
240‧‧‧第二電子元件
250‧‧‧第一成型構件
260‧‧‧第二成型構件
300‧‧‧堆疊封裝
310‧‧‧下封裝件
320‧‧‧第一外部連接端
330‧‧‧上封裝件
340‧‧‧第二外部連接端
500‧‧‧載體基板
510‧‧‧載體核
520‧‧‧金屬層
530‧‧‧抗鍍劑
531、541‧‧‧開口部
540‧‧‧蝕刻阻劑
本揭露之上述及其他方面、特點及其他優點將藉由下方詳細說明與所附之圖式更為清楚地了解，其中：第1圖繪示根據本揭露之範例性實施例之印刷電路板的示意圖；第2到16圖繪示根據本揭露之範例性實施例之用以製造印刷電路板之方法的示意圖；以及第17圖繪示根據本揭露之範例性實施例之層疊封裝之示意圖。
本揭露之目的、特點及其他優點將藉由範例性實施立之下方詳細說明與所附之圖式更為清楚了解。在所有所附之圖式中，相同之參考編號係用以表示相同或相似之元件，且其冗餘之說明係省略。再者，在下方說明中，名稱「第一」、「第二」、「一側」、「另一側」及類似名稱係用以區別特定元件與其他元件，但此些元件之裝配不應理解為受限於此些名稱。另外，於本揭露之說明中，當先前技術之詳細說明會混淆本揭露之要點，其之說明將略去。
於下文中，本揭露之範例性實施例將參照所附之圖式詳細地說明。
第1圖繪示根據本揭露之範例性實施例的印刷電路板的示意圖。
雖然未繪示出來，根據本揭露之範例性實施例的印刷電路板100係連接於一基板之一表面，一電子元件固定於此表面上。上述之印刷電路板100包括至少一絕緣層130。絕緣層130包括腔121，腔121容納此電子元件之至少一部分(未繪示)，且腔121之內表面係以絕緣材料製成。
請參照第1圖，根據本揭露之範例性實施例之印刷電路板100包括絕緣層130、連接墊110、內層電路圖案150、外層電路圖案170、第一貫孔140、第二貫孔160、及保護層180。
根據本揭露之範例性實施例，絕緣層130可以複合高分子樹脂製成，複合高分子樹脂一般係使用來作為中間層絕緣 材料。舉例來說，絕緣層130可以預浸之積層膜(Ajinomoto Build up Film，ABF)、及例如是FR-4之環氧樹脂、雙馬來醯亞胺-三氮雜苯(Bismaleimide Triazine，BT)、或類似材料製成。然而，在本揭露之範例性實施例中，形成絕緣層130之材料不以此為限。根據本揭露之範例性實施例之形成絕緣層130之材料可選自於電路板之領域中已知的絕緣材料。
根據本揭露之範例性實施例，絕緣層130係分成第一絕緣層131和第二絕緣層135。第二絕緣層135係形成於第一絕緣層131上。
第1圖繪示之例子係第一絕緣層131及第二絕緣層135以相同材料製成。然而，本揭露之範例性實施例係不以第一絕緣層131及第二絕緣層135以相同材料製成的例子為限。舉例來說，第一絕緣層131係以包括玻璃纖維之絕緣材料製成，且第二絕緣層135係以不包括玻璃纖維之絕緣材料製成。如此一來，形成第一絕緣層131及第二絕緣層135之材料可根據此技術領域中具有通常知識者的選擇改變。
根據本揭露之範例性實施例，第一絕緣層131係具有腔121，腔121係為溝槽，具有從第一絕緣層131之下表面至其之內部的預定之深度。也就是說，根據本揭露之範例性實施例，腔121係以凹入形式形成在第一絕緣層131之下部中。根據本揭露之範例性實施例，當層疊封裝係形成時，下封裝件之電子元件之至少一部分(未繪示)係容納於腔121中。因此，根據本揭露之 範例性實施例之腔121係具有一尺寸，以於稍後容納電子元件之至少一部分於其中。於此，雖然未繪示出來，腔121係以腔121與電子元件相隔一預定間隔之狀態來容納電子元件。此外，根據本揭露之範例性實施例，腔121係形成於第一絕緣層131中，且腔121之整個內表面係以絕緣材料製成。也就是說，腔121之內表面可表示成以第一絕緣層131製成。
此外，根據本揭露之範例性實施例，如第1圖中所示，腔121具有一深度，此深度小於第一絕緣層131之厚度。
根據本揭露之範例性實施例，連接墊110係埋入第一絕緣層131中。雖然第1圖係繪示連接墊110形成於腔121之左方與右方的例子，連接墊110可圍繞腔121之側邊緣。
根據本揭露之範例性實施例，連接墊110具有等同於或薄於第一絕緣層131之厚度。於此，根據本揭露之範例性實施例之連接墊110具有對應於腔121之深度之厚度。舉例來說，如第1圖中所示，連接墊110具有相同於腔121之深度的厚度。 於此，名稱「相同(the same)」係意指名稱「實質上相同(substantially same)」。也就是說，名稱「相同」係意指考慮在製程期間發生誤差或偏移之名稱「相同」。
根據本揭露之範例性實施例，如第1圖中所示，連接墊110具有之厚度係較其他電路圖案之厚度厚。
根據本揭露之範例性實施例之連接墊110可具有形成於其下之金屬層。金屬層520係形成於連接墊110之下方且具 有從第一絕緣層131突出之結構。
根據本揭露之範例性實施例之連接墊110與金屬層520係以銅(Cu)製成。然而，連接墊110與金屬層520之材料係不限於銅，且可使用任何材料，只要它係為使用在電路板之領域中的導電材料。
根據本揭露之範例性實施例，內層電路圖案150係形成於絕緣層130中。舉例來說，內層電路圖案150可形成於第一絕緣層131上且埋入第二絕緣層135中。雖然根據本揭露之範例性實施例係繪示且說明內層電路圖案150形成於單一層中的例子，然而本揭露不限於此。也就是說，根據本揭露之範例性實施例之內層電路圖案150可根據此領域中具有通常知識者之選擇而形成於兩層或更多層之數層中。
根據本揭露之範例性實施例，外層電路圖案170係形成於第二絕緣層135上。
根據本揭露之範例性實施例之內層電路圖案150及外層電路圖案170可以銅製成。然而，內層電路圖案150及外層電路圖案170之材料係不限於銅，且可使用任何材料，只要它係為使用在電路板之領域中的導電材料。
根據本揭露之範例性實施例，第一貫孔140係形成於第一絕緣層131中。根據本揭露之範例性實施例，第一貫孔140之下表面係接合於連接墊110，且其之上表面係接合於內層電路圖案150。第一貫孔140係電性連接連接墊110及內層電路圖案 150彼此。
根據本揭露之範例性實施例，外層電路圖案170可包括固定圖案(mounting pattern)，當外部元件係固定於絕緣層130上時，固定圖案係電性連接於外部元件。舉例來說，固定圖案係為如第1圖所示之外層電路圖案170之一部分，使得至少外層電路圖案170之一部分係從外層電路圖案170延伸出來，暴露於保護層180外。
根據本揭露之範例性實施例，第一貫孔140之上表面的直徑係大於下表面之直徑。
根據本揭露之範例性實施例，位於印刷電路板100外之外部配置單元與內層電路圖案150係藉由連接墊110、第一貫孔140、及金屬層520電性連接。於此，外部配置單元可舉例為電子元件、印刷電路板、主機板基板、封裝件、及類似物。
此外，當根據本揭露之範例性實施例之印刷電路板100係堆疊於下印刷電路板(未繪示)上時，固定於下封裝件上的電子元件之一部分係容納於腔121中。因此，印刷電路板100及下印刷電路板之間的間隔係減少了容納於腔121中之電子元件的高度。藉此，用以連接於下印刷電路板之銲錫(見繪示於第17圖中之第二外部連接端340)的總量可減少與減少的間隔一樣的量。因此，既然此些銲錫間的橋接(bridge)的發生率係亦減少，組件產量可增加且連接墊110之細間距(fine pitch)可實現。
根據本揭露之範例性實施例之第二貫孔160係形成 於第二絕緣層135中。根據本揭露之範例性實施例，第二貫孔160之下表面係接合於內層電路圖案150及其之上表面係接合於外層電路圖案170。第二貫孔160係電性連接內層電路圖案150及外層電路圖案170。
根據本揭露之範例性實施例，保護層180係形成於第二絕緣層135及外層電路圖案170上。當用於之後固定電子元件(未繪示)的銲錫係塗佈於外層電路圖案170與表面處理層190上時，根據本揭露之範例性實施例之保護層180可避免銲錫塗佈於外層電路圖案170與表面處理層190。此外，保護層180可避免外層電路圖案170氧化及侵蝕。
根據本揭露之範例性實施例之保護層180係形成，以暴露外層電路圖案170之一部分。於此例子中，透過保護層180暴露之外層電路圖案170可為固定圖案，電性連接於例如是電子元件之外部配置單元。
此外，根據本揭露之範例性實施例，保護層180係形成於第一絕緣層131之下方，以暴露金屬層520。於此例子中，透過保護層180暴露之金屬層520可為電性連接於外部配置單元的一區域。
根據本揭露之範例性實施例，保護層180係以熱阻塗佈材料製成。舉例來說，保護層180可以防焊材料製成。
根據本揭露之範例性實施例，保護層180可改變保護層180所形成之一區域，根據此技術領域中具有通常知識者之 選擇可亦省略。
根據本揭露之範例性實施例，表面處理層190係形成於經由保護層180暴露之外層電路圖案170上。此外，表面處理層190係形成於經由保護層180暴露之金屬層520上。表面處理層190係形成以避免經由保護層180暴露之外層電路圖案170與金屬層520侵蝕及氧化。舉例來說，作為表面處理層190來說，可使用在電路板之領域中已知的任何表面處理層，例如是鍍有鎳、錫、金、鈀、或類似物、或塗佈有有機保焊劑(organic solder ability preservative，OPS)。
根據本揭露之範例性實施例之表面處理層可根據此技術領域中具有通常知識者之選擇而省略。
此外，雖然未繪示於第1圖中，外部連接端(未繪示)可形成於印刷電路板100之下方。外部連接端可以銲錫材料製成。
此外，雖然係以連接墊110具有類似於腔121之深度的厚度為例，且第一貫孔140電性連接於連接墊110及內層電路圖案150係已經藉由例子說明，在本揭露之範例性實施例中，本揭露係不以此為限。舉例來說，如果根據本揭露之範例性實施例之連接墊110具有貫穿第一絕緣層131之厚度時，連接墊110係直接接合於內層電路圖案150，但第一貫孔140可省略。
根據本揭露之範例性實施例之印刷電路板100包括腔121與連接墊110，腔121具有下印刷電路板之電子元件設置 於其中，連接墊110係讓印刷電路板100與下封裝件之間的間隔變窄。因此，當層疊封裝之後係形成時，層疊封裝之整體厚度可藉由根據本揭露之範例性實施例之印刷電路板100減少。應用根據本揭露之範例性實施例之印刷電路板100的層疊封裝將參照第17圖說明於下文。
傳統上，腔係形成於板之上表面中，且容納於腔中之電子元件與板係直接彼此電性連接。因此，保護層與銲錫係需要形成於腔中。然而，板之上表面因腔而具有階梯結構(step structure)、在板之上表面上與腔中之保護層及銲錫讓製程變得複雜、及類似情況係存有難度。
根據本揭露之範例性實施例之印刷電路板100係不直接且電性連接於容納在腔121中的電子元件。於此，名稱「直接且電性連接(directly and electrically connected)」係意味在腔121中之電子元件係藉由銲錫(例如是外部連接端)電性連接於印刷電路板100之電路圖案。因此，印刷電路板100不具有保護層180及銲錫形成於腔121中。
第2至16圖係繪示根據本揭露之範例性實施例之用以製造印刷電路板之方法的示意圖。
請參照第2圖，載體基板500係提供。
當用於印刷電路板之絕緣層與電路層係形成時，根據本揭露之範例性實施例之載體基板500係支撐絕緣層與電路層。
根據本揭露之範例性實施例，載體基板500具有金屬層520係堆疊於載體核510上之一結構。
舉例來說，載體核510係以絕緣材料製成。然而，載體核510之材料係不限於絕緣材料。舉例來說，載體核510可以金屬材料製成或可具有一或多個絕緣層及金屬層堆疊於其中之結構。
舉例來說，金屬層520係以銅製成。然而，金屬層520之材料係不限於銅，且任何材料可不受限制的應用，只要它係為使用在電路板之領域中的導電材料。
雖然在本揭露之範例性實施例中，載體基板500已經繪示且說明成金屬層520堆疊於載體核510之兩側上的一結構，載體基板500之結構係不以此為限。也就是說，在本揭露之範例性實施例中，載體基板500係為了說明與了解之便而示意性繪示。 舉例來說，載體基板500可具有多層金屬層堆疊於載體核上且釋放層形成於多層金屬層之間的結構。因此，當釋放層之後係分離時，除了形成於最外層上之金屬層之外，載體基板可從印刷電路板分離且移除。如此一來，載體基板500之結構係不限於在本揭露之範例性實施例中所繪示和說明之結構。也就是說，具有任何使用於此領域中的結構之載體基板可亦應用於本範例性實施例。
請參照第3圖，抗鍍劑530係形成於載體基板500上。
根據本揭露之範例性實施例，抗鍍劑530係形成於載體基板500之金屬層520上。此外，根據本揭露之範例性實施例之抗鍍劑530係具有開口部531，暴露一區域之金屬層520，連接墊(未繪示)和腔圖案(未繪示)係將形成於此區域中。於此，將形成腔圖案之區域中係具有一尺寸，以固定電子元件。
請參照第4圖，連接墊110和腔圖案120係形成於載體基板500上。
根據本揭露之範例性實施例，連接墊110和腔圖案120係形成於金屬層520上。
根據本揭露之範例性實施例，連接墊110和腔圖案120係藉由在抗鍍劑530之開口部531上電鍍來形成。於此情況中，經由抗鍍劑530之開口部531暴露之金屬層520可當作用於電鍍之種子層。
根據本揭露之範例性實施例之連接墊110係為一電路圖案，電性連接於外部配置單元。
此外，腔圖案120係形成以確保在一空間，在層疊封裝係形成時，固定於下印刷電路板上之電子元件係於此空間中定位。因此，腔圖案120係具有一尺寸，以之後定位電子元件於腔(未繪示)中。
根據本揭露之範例性實施例，既然連接墊110係在與腔圖案120相同製程中形成，連接墊110及腔圖案120係具有相同之厚度。於此，名稱「相同(the same)」係意味名稱「實質上 相同(substantially same)」。也就是說，名稱「相同」係意指考慮在製程期間發生誤差或偏移之名稱「相同」。然而，連接墊110不必相同於腔圖案120之厚度。根據此技術領域中具有通常知識者之選擇，連接墊110可較腔圖案120厚或薄。
請參照第5圖，抗鍍劑(530，在第4圖中)係移除。
請參照第6圖，第一絕緣層131係形成。
根據本揭露之範例性實施例，第一絕緣層131係形成於金屬層520上，以覆蓋連接墊110及腔圖案120。根據本揭露之範例性實施例，第一絕緣層131之上表面係高於連接墊110之上表面和腔圖案120之上表面。也就是說，第一絕緣層131具有大於腔圖案120之厚度。
根據本揭露之範例性實施例，第一絕緣層131可形成，使得第一絕緣層131係以膜形式堆疊於金屬層520、連接墊110、及腔圖案120上且係接著進行加壓。根據本揭露之範例性實施例之第一絕緣層131可藉由於電路板之領域中的任何形成絕緣層之方法以及上述之方法來形成。
根據本揭露之範例性實施例之第一絕緣層131可以複合高分子樹脂製成，複合高分子樹脂一般係使用來作為中間層絕緣材料。舉例來說，第一絕緣層131可以預浸之積層膜(Ajinomoto Build up Film，ABF)、及例如是FR-4之環氧樹脂、雙馬來醯亞胺-三氮雜苯(Bismaleimide Triazine，BT)、或類似材料製成。然而，在本揭露之範例性實施例中，形成第一絕緣層131 之材料不以此為限。根據本揭露之範例性實施例之形成第一絕緣層131之材料可選自於電路板之領域中已知的絕緣材料。
請參照第7圖，內層電路圖案150及第一貫孔140係形成。
根據本揭露之範例性實施例，內層電路圖案150係形成於第一絕緣層131上，且第一貫孔140係形成於第一絕緣層131中。
根據本揭露之範例性實施例之第一貫孔140係形成於第一絕緣層131中之連接墊110上。也就是說，第一貫孔140係貫穿在連接墊110上的第一絕緣層131且形成，使得第一貫孔140之上表面係接合於內層電路圖案150且第一貫孔140之下表面係接合於連接墊110。內層電路圖案150及連接墊10係藉由如上所述之方式形成的第一貫孔140電性連接。此外，第一貫孔140係形成，使得其之上表面之直徑係大於其之下表面之直徑。
根據本揭露之範例性實施例之內層電路圖案150及第一貫孔140可藉由切削通孔(未繪示)、形成圖案化抗鍍劑(未繪示)、及接著執行電鍍來形成。或者，根據本揭露之範例性實施例之內層電路圖案150及第一貫孔140可藉由切削通孔、執行電鍍、且接著形成蝕刻阻劑來執行蝕刻製程。用於形成內層電路圖案150及第一貫孔140之上述方法係為範例性方法，且內層電路圖案150及第一貫孔140可藉由在電路板之領域中所已知的任何方法來形成。
此外，根據本揭露之範例性實施例的內層電路圖案150及第一貫孔140可以任何電路板之領域中所使用之導電材料來製成。舉例來說，內層電路圖案150及第一貫孔140係以銅製成。
雖然本揭露之範例性實施例係說明內層電路圖案150形成於單一層中的例子，然而本揭露係不以上述結構為限。 也就是說，根據本揭露之範例性實施例的內層電路圖案150可根據此領域中具有通常知識者之選擇來形成於多層中。於此例子中第一絕緣層131可亦形成多層中，且可進一步形成貫孔來讓在各自層中之內層電路圖案150彼此連接。
請參照第8圖，第二絕緣層135係形成。
根據本揭露之範例性實施例，第二絕緣層135係形成於第一絕緣層131上，以覆蓋內層電路圖案150。
根據本揭露之範例性實施例，第二絕緣層135可藉由一方法形成，於此方法中，第二絕緣層135係以膜形式堆疊於第一絕緣層131與內層電路圖案150上，且接著進行加壓。根據本揭露之範例性實施例的第二絕緣層135可藉由在電路板之領域中所已知的形成絕緣層之方法以及上述方法來形成。
根據本揭露之範例性實施例，第二絕緣層135可以絕緣材料製成，在一般使用之全部中間層絕緣材料中，絕緣材料係不包括玻璃纖維。然而，第二絕緣層135之材料係不以此為限。也就是說，根據本揭露之範例性實施例之第二絕緣層135可以在 電路板之領域中所使用之全部中間層絕緣材料中的任何材料製成，且可以與第一絕緣層131相同之材料製成。
請參照第9圖，外層電路圖案170及第二貫孔160係形成。
根據本揭露之範例性實施例，外層電路圖案170係形成於第二絕緣層135上，且第二貫孔160係形成於第二絕緣層135中。
根據本揭露之範例性實施例之外層電路圖案170係為在印刷電路板100之最外層上的電路圖案。因此，外層電路圖案之一些圖案可電性連接於外部配置單元，外部配置單元例如是電子元件、封裝件、基板、或類似物。於此，一些圖案可為固定圖案，電性連接於固定在第二絕緣層135上之電子元件。
根據本揭露之範例性實施例的第二貫孔160係貫穿第二絕緣層135且係形成，使得其之上部係接合於外層電路圖案170且其之下部係接合於內層電路圖案150。內層電路圖案150與外層電路圖案170係藉由如上說明所形成之第二貫孔160來電性連接。
根據本揭露之範例性實施例之形成外層電路圖案170及第二貫孔160之方法與材料係參照第7圖之形成內層電路圖案150及第一貫孔140之方法與材料。
請參照第10圖，保護層180係形成。
根據本揭露之範例性實施例，保護層180係形成於 第二絕緣層135及外層電路圖案170上。當用於之後固定之電子元件(未繪示)的銲錫係塗佈於外層電路圖案170和表面處理層190上時，根據本揭露之範例性實施例之保護層180可避免銲錫塗佈於外層電路圖案170和表面處理層190。此外，保護層180可避免外層電路層氧化及侵蝕。
根據本揭露之範例性實施例之保護層180係形成，以暴露外層電路圖案170之一部分。於此情況中，由保護層180暴露之外層電路圖案170可為固定圖案，電性連接於例如是電子元件之外部配置單元。
根據本揭露之範例性實施例，保護層180係以熱阻塗佈材料製成。舉例來說，保護層180可以防焊材料製成。
請參照第11圖，載體基板500係移除。
根據本揭露之範例性實施例，在載體核510及金屬層520係彼此分離之後，載體核510係移除。當載體核510係移除時，形成於載體基板500之兩側上的印刷電路板100係分離。
請參照第12圖，蝕刻阻劑540係形成。
當腔圖案120係在之後蝕刻時，根據本揭露之範例性實施例之蝕刻阻劑540係形成以避免傷害連接墊110。因此，蝕刻阻劑540係形成於連接墊110之下方，以保護連接墊110而避免蝕刻製程。於此例子中，蝕刻阻劑540亦同時保護金屬層520之一部分，金屬層520之此部分係位於連接墊110所形成之一區域中。
根據本揭露之範例性實施例之蝕刻阻劑540係提供而具有開口部541，以暴露一區域，此區域係除了連接墊110所形成之區域。
此外，如果稍後執行之蝕刻製程係使用蝕刻劑，根據本揭露之範例性實施例之蝕刻阻劑540係需要以不會與對應之蝕刻劑反應之材料製成。
請參照第13圖，腔121係形成。
根據本揭露之範例性實施例，蝕刻製程係執行。藉由蝕刻阻劑540之開口部541暴露的金屬層520及腔圖案120係藉由蝕刻製程移除。
根據本揭露之範例性實施例，蝕刻製程可藉由蝕刻劑執行，蝕刻劑係與腔圖案(120，於第12圖中)及金屬層520反應。於此例子中，蝕刻阻劑540必須不與使用之蝕刻劑反應。
根據本揭露之範例性實施例，腔圖案(120，於第12圖中)係藉由蝕刻製程移除，以形成腔121。當層疊封裝係形成時，下封裝件之電子元件之至少一部分(未繪示)係容納於根據本揭露之範例性實施例之腔121中。根據本揭露之範例性實施例，既然腔121係藉由移除形成在第一絕緣層131上之腔圖案(120，於第12圖中)來形成，腔121之整個內表面係全部以絕緣材料製成。也就是說，可理解成腔121之內表面係以第一絕緣材料131製成。
根據本揭露之範例性實施例，當蝕刻製程係執行時， 位於連接墊110與蝕刻阻劑540之間的金屬層520係不進行蝕刻，且係由蝕刻阻劑540保護。
以用於形成腔121之方法來說，有一個絕緣膜堆疊且腔部分係接著以雷射移除之方法，但是根據此方法，製程成本係昂貴且基於雷射製程，具有阻止雷射傳遞之能力的雷射濺鍍層係分別需要的。以另一方法來說，有一個將形成之腔的絕緣膜之一部分係預先切除且接著堆疊之方法，但根據此方法，預先切除之側表面係因形成絕緣層之製程的高溫垂下(flows down)而將導致腔之牆表面不均勻。然而，根據本揭露，既然腔121係藉由如上所述之蝕刻腔圖案120形成，製程成本係不昂貴且可形成具有均勻牆表面之腔121。
如上所述形成之腔121之深度係小於第一絕緣層131之厚度。
請參照第14圖，蝕刻阻劑(540，於第13圖中)係移除。
根據本揭露之範例性實施例，形成於連接墊110之下方的金屬層520係受到蝕刻阻劑(540，於第13圖中)保護而避免蝕刻製程。因此，當蝕刻阻劑(540，於第13圖中)係移除時，受到保護之金屬層520係如圖所示從第一絕緣層131之下表面突出。
請參照第15圖，表面處理層190可形成。
根據本揭露之範例性實施例，保護層180係形成於 第一絕緣層131之下方。形成於第一絕緣層131之下方的保護層180係形成以暴露金屬層520於外。於此情況中，暴露於外之金屬層520係之後連接於外部連接端(未繪示)之一部分。
根據本揭露之範例性實施例之形成於第一絕緣層131之下方的保護層180係不需要在目前的步驟中形成。保護層180可在金屬層520圖案化之後的任何步驟中形成。此外，根據本揭露之範例性實施例之形成於第一絕緣層131之下方的保護層180可根據此技術領域中具有通常知識者之選擇省略。
根據本揭露之範例性實施例，表面處理層190係形成於由保護層180所暴露之外層電路圖案170上。舉例來說，表面處理層190係形成於外層電路圖案170之固定圖案上。此外，根據本揭露之範例性實施例，表面處理層190係形成於由保護層180所暴露之金屬層520上。
根據本揭露之範例性實施例之表面處理層190係避免由保護層180所暴露之外層電路圖案170與金屬層520受到侵蝕和氧化。舉例來說，表面處理層190可以電路板之領域中所已知的表面處理方法形成，例如是鍍有鎳、錫、金、鈀、或類似物、或塗佈有有機保焊劑(organic solder ability preservative，OPS)。
根據本揭露之範例性實施例之形成表面處理層190的步驟可根據此技術領域中具有通常知識者之選擇省略，或可在外層電路圖案170形成之後改變。此外，根據此技術領域中具有通常知識者之選擇，根據本揭露之範例性實施例之表面處理層 190可亦選擇性只形成於外層電路圖案170及金屬層520之所需圖案上。
請參照第16圖，外部連接端195係形成。
根據本揭露之範例性實施例，外部連接端195係形成於位在金屬層520之下方且暴露於保護層180外之表面處理層之下表面上。或者，在表面處理層190及保護層180係省略之例子中，外部連接端195係形成於由第一絕緣層131所暴露之連接墊110之下表面上。根據本揭露之範例性實施例之外部連接端195係電性連接外部配置單元於印刷電路板100，外部配置單元例如是基板、封裝件、主機板、或類似物。舉例來說，外部連接端195可以球型式之銲錫材料製成。然而，外部連接端195之形式並不限於球型式。
根據本揭露之範例性實施例製造的印刷電路板100係具有腔121形成於其中。此外，當層疊封裝係形成時，腔121係容納固定於下封裝件(未繪示)上之電子元件之一部分(未繪示)。因此，印刷電路板100與下印刷電路板之間的間隔係進一步減少了容納在腔121中之電子元件的厚度。因此，根據本揭露之範例性實施例的印刷電路板100及下封裝件可藉由具有小尺寸的外部連接端195彼此連接。此外，由於外部連接端195的尺寸係減少，外部連接端195可設置在細間隔，且因此些外部連接端195之間的橋接而發生缺陷可避免或減少。
根據本揭露之範例性實施例之用以製造印刷電路板 100的方法係不限於繪示於第2至16圖中之示意圖。第2至16圖之方法僅為例子，且載體基板、形成電路圖案之方法、蝕刻方法、及類似情況係可根據此技術領域中具有通常知識者改變成電路板之領域中已知之任一結構與方法。
第17圖繪示根據本揭露之範例性實施例的堆疊封裝的示意圖。
請參照第17圖，根據本揭露之範例性實施例的堆疊封裝300具有上封裝件330堆疊於下封裝件310上之結構。
根據本揭露之範例性實施例，下封裝件310包括下封裝基板210及第一電子元件220。
根據本揭露之範例性實施例之下封裝基板210包括絕緣層211及形成於絕緣層211中的電路圖案212。第一電子元件220設置於下封裝基板210上。
根據本揭露之範例性實施例之第一電子元件220可為可應用於封裝領域之任何種類的電子元件。
此外，根據本揭露之範例性實施例，第一外部連接端320可形成於下封裝件310之下方。根據本揭露之範例性實施例之第一外部連接端320可以球型式之銲錫材料製成。
根據本揭露之範例性實施例，上封裝件330包括上封裝基板230、第二電子元件240、及第一成型構件250。
根據本揭露之範例性實施例之上封裝基板230係為第1圖之印刷電路板100。
根據本揭露之範例性實施例，上封裝基板230係連接於下封裝基板210之一表面(上表面)，第一電子元件220係固定於下封裝基板210之此表面上。上述之上封裝基板230係包括至少一絕緣層130。此外，絕緣層130具有腔121，腔121容納第一電子元件220之至少一部分，且腔121之內表面係以絕緣材料製成。
根據本揭露之範例性實施例，第二電子元件240係設置於上封裝基板230上。於此例子中，第二電子元件240係藉由線電性連接於上封裝基板230之外層電路圖案170。於此，藉由線電性連接於第二電子元件240之外層電路圖案170係為固定圖案。雖然本揭露之範例性實施例係說明第二電子元件240和上封裝基板230藉由線彼此連接，但本揭露不以此為限。也就是說，第二電子元件240及上封裝件330可藉由導電材料來彼此電性連接。此外，根據本揭露之範例性實施例，第二電子元件240可為記憶裝置。然而，第二電子元件240之種類係不限於記憶裝置，且可為可使用在封裝領域中之任何種類的電子元件。
根據本揭露之範例性實施例，第一成型構件250係形成於上封裝基板230上，以覆蓋第二電子元件240。根據本揭露之範例性實施例之第一成型構件250係形成以保護第二電子元件240來避免外來的影響。舉例來說，第一成型構件250可以環氧成型化合物(epoxy molding compound，EMC)或矽凝膠(silicone gel)製成。然而，第一成型構件250之材料係不限於EMC及矽凝 膠，且可使用在已知封裝領域中之已知的任何一種成型材料。
此外，根據本揭露之範例性實施例，第二外部連接端340可形成在上封裝件330之下方。根據本揭露之範例性實施例之第二外部連接端340係為第16圖之外部連接端195。
根據本揭露之範例性實施例，當上封裝件330係堆疊於下封裝件310上時，第一電子元件220之一部分係容納在上封裝件基板230之腔121中。在此例子中，腔121係在腔121與第一電子元件220相隔預定間隔的狀態中容納第一電子元件220。
根據本揭露之範例性實施例，第二成型構件260可形成於腔121之內表面和第一電子元件220之間。也就是說，第二成型構件260係填充腔121和第一電子元件220之間的空間。 舉例來說，第二成型構件260可以環氧成型化合物(epoxy molding compound，EMC)製成。然而，第二成型構件260之材料係不限於EMC，且可使用在已知封裝領域中之已知的任一成型材料。如第17圖中所示，第二成型構件260係形成於上封裝件330和下封裝件310之間，也形成在腔121和第一電子元件220之間。然而，無論第二成型構件260是否形成於其他區域中且第二成型構件260所形成之位置可能改變，第二成型構件260係形成於腔121和第一電子元件220之間。
此外，腔121係讓上封裝件330和下封裝件310之間的間隔減少了容納在腔121中之電子元件的厚度。此外，連接 墊110係形成在腔121之兩側，以電性連接上封裝件330之內部於第二外部連接端340。因此，雖然第二外部連接端340係藉由具有小尺寸之銲錫形成，第二外部連接端340可足以連接上封裝件330和下封裝件310彼此。如此一來，既然第二外部連接端340係藉由具有小尺寸之銲錫形成，數個第二外部連接端340可設置在細間隔。此外，因在此些第二外部連接端340之間的橋接而發生缺陷可避免或減少。此外，既然具有小尺寸之第二外部連接端340係使用，堆疊封裝300之厚度可亦減少。
此外，根據先前技術，用於固定電子元件之腔係形成於下封裝基板中。在根據先前技術之腔形成於下封裝基板中之情況中，可能形成電路之區域係減少了與形成腔一樣多之區域。 此外，保護層和銲錫(外部連接端)係需要形成在用以電性連接於電子元件的腔中，保護層例如是防焊材料。然而，既然基板之上表面係因腔而具有階梯結構，形成保護層和銲錫係有困難的。
然而，根據本揭露之範例性實施例之印刷電路板(100，於第1圖中)係應用於堆疊封裝300之上封裝件330。也就是說，容納電子元件之腔121係形成在上封裝基板230之下表面中。此外，容納於腔121中之電子元件係不直接連接且不電性連接上封裝基板230。因此，保護層與銲錫不需要形成在腔121中。
雖然本揭露之實施例已經基於說明之目的進行揭露，然而本揭露不以此為限將能理解，且此技術領域中具有通常知識者將了解，在不背離本揭露之範疇及精神的情況下，各種變化、 附加物及替代物係可行的。
因此，任何以及全部之調整、變化或等效配置應視為含括在本揭露之範疇中，且本揭露之詳細範疇將藉由所附之申請專利範圍揭露。綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧印刷電路板
110‧‧‧連接墊
121‧‧‧腔
130‧‧‧絕緣層
131‧‧‧第一絕緣層
135‧‧‧第二絕緣層
140‧‧‧第一貫孔
150‧‧‧內層電路圖案
160‧‧‧第二貫孔
170‧‧‧外層電路圖案
180‧‧‧保護層
190‧‧‧表面處理層
520‧‧‧金屬層

Claims (38)

  1. 一種印刷電路板，連接於一基板之一表面且包括至少一絕緣層，該基板具有一第一電子元件固定於該表面上，其中該至少一絕緣層具有一腔形成於其中，該腔容納該第一電子元件之至少一部分，以及該腔具有一內表面，以一絕緣材料製成。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該腔具有一深度，該深度小於該至少一絕緣層之一厚度。
  3. 如申請專利範圍第1項所述之印刷電路板，更包括一固定圖案，形成於該至少一絕緣層上且電性連接於一第二電子元件，該第二電子元件係固定於該至少一絕緣層上。
  4. 如申請專利範圍第1項所述之印刷電路板，更包括一連接墊，該連接墊之至少一部分係埋入該至少一絕緣層內。
  5. 如申請專利範圍第4項所述之印刷電路板，其中該連接墊係圍繞該腔之一側邊緣。
  6. 如申請專利範圍第4項所述之印刷電路板，其中該連接墊具有一厚度，該厚度等同於該腔之一深度。
  7. 如申請專利範圍第4項所述之印刷電路板，更包括一貫孔，形成於該至少一絕緣層中且形成於該連接墊之一上表面上。
  8. 如申請專利範圍第7項所述之印刷電路板，其中該貫孔具有一上表面，該上表面具有大於該貫孔之一下表面之直徑的直徑。
  9. 如申請專利範圍第1項所述之印刷電路板，其中該腔之整個的該內表面係以相同於該至少一絕緣層之該絕緣材料製成。
  10. 如申請專利範圍第4項所述之印刷電路板，更包括一金屬層，形成於該連接墊之一下表面上。
  11. 如申請專利範圍第7項所述之印刷電路板，更包括一內層電路圖案，形成於該至少一絕緣層上且接合於該貫孔之一上表面。
  12. 如申請專利範圍第1項所述之印刷電路板，其中該腔係容納該第一電子元件且該腔係與該第一電子元件相隔一預定間隔。
  13. 一種用以製造一印刷電路板之方法，該方法包括複數個步驟：形成一腔圖案於一載體基板上；形成一絕緣層在該載體基板上，以埋住該腔圖案；移除該載體基板；以及移除該腔圖案，以形成一腔於該絕緣層中。
  14. 如申請專利範圍第13項所述之方法，其中在形成該腔圖案之該步驟中，當該腔圖案係形成時，更形成一連接墊於該載體基板上。
  15. 如申請專利範圍第14項所述之方法，其中在形成該絕緣層之該步驟中，該絕緣層係形成以埋住該腔圖案及該連接墊。
  16. 如申請專利範圍第14項所述之方法，其中該載體基板包 括一金屬層，該金屬層位於一載體核上，或位於該載體核上與下。
  17. 如申請專利範圍第16項所述之方法，其中移除該載體基板之該步驟包括：藉由分離該載體核和該金屬層彼此來移除該載體核；形成一蝕刻阻劑於在該金屬層之下方的對應該連接墊之一位置；以及移除暴露於該蝕刻阻劑外之該金屬層。
  18. 如申請專利範圍第13項所述之方法，其中在形成該腔圖案之該步驟中，該腔圖案係於一電鍍方案(scheme)中形成。
  19. 如申請專利範圍第15項所述之方法，更包括：在形成該絕緣層之該步驟之後，形成一貫孔於該連接墊之一上表面中且貫穿該絕緣層。
  20. 如申請專利範圍第19項所述之方法，更包括：在形成該貫孔之該步驟期間或之後，形成一內層電路圖案於該絕緣層上且接合於該貫孔之一上表面。
  21. 一種層疊封裝，包括：一下封裝件，包括一下封裝基板及一第一電子元件，該第一電子元件設置於該下封裝基板上；一上封裝基板，包括至少一絕緣層，該至少一絕緣層具有一腔形成於其中，該腔容納該第一電子元件之至少一部分，且該腔具有一內表面，以一絕緣材料製成；以及 一外部連接端，形成於該下封裝基板及該上封裝基板之間，且電性連接該上封裝基板及該下封裝基板。
  22. 如申請專利範圍第21項所述之層疊封裝，其中在該上封裝基板中的該腔之該內表面係以相同於該至少一絕緣層之該絕緣材料製成。
  23. 如申請專利範圍第21項所述之層疊封裝，其中該上封裝基板更包括一金屬層，形成於該上封裝基板之下方，該金屬層係接觸該外部連接端。
  24. 如申請專利範圍第21項所述之層疊封裝，其中該上封裝基板更包括一內層電路圖案形成於其中。
  25. 如申請專利範圍第21項所述之層疊封裝，更包括一第二電子元件，固定於該上封裝基板上。
  26. 如申請專利範圍第25項所述之層疊封裝，其中該第二電子元件係藉由一線接合電性連接於該上封裝基板。
  27. 如申請專利範圍第25項所述之層疊封裝，更包括一第一成型構件，形成於該上封裝基板上且覆蓋該第二電子元件。
  28. 如申請專利範圍第21項所述之層疊封裝，其中該腔係以一凹形從該上封裝基板之一下表面延伸至該上封裝基板之一中間。
  29. 如申請專利範圍第21項所述之層疊封裝，其中該腔係容納該第一電子元件，使得該腔係與該第一電子元件相隔一預定間隔。
  30. 如申請專利範圍第21項所述之層疊封裝，其中一第二成型構件係更形成於該腔之該內表面與該第一電子元件之間。
  31. 一種印刷電路板，連接於一基板，一第一電子元件係固定於該基板上，該印刷電路板係包括：一第一絕緣層，具有一腔，該腔容納該第一電子元件之至少一部分；以及一內層電路圖案，位於該第一絕緣層之一第一表面上，該第一絕緣層之該第一表面係相對於設置該腔之該第一絕緣層之一第二表面。
  32. 如申請專利範圍第31項所述之印刷電路板，更包括：一連接墊，從該第一絕緣層之該第二表面延伸至該第一絕緣層之內部；以及一第一貫孔，從該第一絕緣層之該第一表面延伸至該連接墊；其中該第一貫孔係填充導電材料且該內層電路圖案係設置於該第一貫孔與該第一絕緣層之該第一表面上。
  33. 如申請專利範圍第32項所述之印刷電路板，更包括：一金屬層，設置於該連接墊上；一第一表面處理層，設置於該金屬層上；以及一第一保護層，設置於該第一絕緣層上，以暴露該腔及該第一表面處理層。
  34. 如申請專利範圍第32項所述之印刷電路板，更包括： 一第二絕緣層，設置於該第一絕緣層之該第一表面上，且埋住該內層電路圖案；一第二貫孔，從該內層電路圖案延伸至該第二絕緣層之一表面，該第二貫孔係填充導電材料；一外層電路圖案，設置於該第二貫孔及該第二絕緣層之該表面上；一表面處理層，覆蓋該外層電路圖案之一部分；以及一第二保護層，設置於該外層電路圖案與該第二絕緣層之該表面上。
  35. 如申請專利範圍第32項所述之印刷電路板，其中該連接墊具有一厚度，該厚度等同於該腔之一深度。
  36. 如申請專利範圍第32項所述之印刷電路板，其中該第一貫孔之直徑係於朝向該第一絕緣層之該第一表面之一方向增加。
  37. 如申請專利範圍第31項所述之印刷電路板，其中該腔之整個的內表面係以相同於該第一絕緣層之絕緣材料所製成。
  38. 如申請專利範圍第31項所述之印刷電路板，其中該腔係與該第一電子元件相隔一預定間隔。
TW104116329A 2014-05-23 2015-05-21 印刷電路板、用以製造其之方法及具有其之層疊封裝 TW201603665A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20140062530 2014-05-23
KR1020140174195A KR20150135046A (ko) 2014-05-23 2014-12-05 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR1020140194133A KR20150135048A (ko) 2014-05-23 2014-12-30 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지

Publications (1)

Publication Number Publication Date
TW201603665A true TW201603665A (zh) 2016-01-16

Family

ID=54883385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116329A TW201603665A (zh) 2014-05-23 2015-05-21 印刷電路板、用以製造其之方法及具有其之層疊封裝

Country Status (2)

Country Link
KR (2) KR20150135046A (zh)
TW (1) TW201603665A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708335B (zh) * 2018-07-31 2020-10-21 台灣積體電路製造股份有限公司 印刷電路板結構及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN107731698B (zh) * 2017-10-26 2024-03-26 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
KR102238223B1 (ko) * 2018-08-28 2021-04-09 성균관대학교산학협력단 비등방성 접착 고분자를 이용한 디웨팅 유도 플립-칩 본딩 방법
US12211816B2 (en) 2021-04-01 2025-01-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and electronic component package including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708335B (zh) * 2018-07-31 2020-10-21 台灣積體電路製造股份有限公司 印刷電路板結構及其製造方法

Also Published As

Publication number Publication date
KR20150135048A (ko) 2015-12-02
KR20150135046A (ko) 2015-12-02

Similar Documents

Publication Publication Date Title
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US9627308B2 (en) Wiring substrate
JP4361826B2 (ja) 半導体装置
KR101985020B1 (ko) 배선기판의 제조방법
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2003522401A (ja) 積層型集積回路パッケージ
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
KR20160043357A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TW201413842A (zh) 層疊封裝結構及其製作方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
TWI624011B (zh) 封裝結構及其製法
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법