[go: up one dir, main page]

TW201332149A - 於半導體發光裝置上形成厚金屬層 - Google Patents

於半導體發光裝置上形成厚金屬層 Download PDF

Info

Publication number
TW201332149A
TW201332149A TW101145856A TW101145856A TW201332149A TW 201332149 A TW201332149 A TW 201332149A TW 101145856 A TW101145856 A TW 101145856A TW 101145856 A TW101145856 A TW 101145856A TW 201332149 A TW201332149 A TW 201332149A
Authority
TW
Taiwan
Prior art keywords
metal
metal layers
photoresist
type region
layers
Prior art date
Application number
TW101145856A
Other languages
English (en)
Inventor
Stefano Schiaffino
Salman Akram
Grigoriy Basin
Anneli Munkholm
Ji-Pu Lei
Alexander H Nickel
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW201332149A publication Critical patent/TW201332149A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Devices (AREA)

Abstract

本發明揭示一種根據本發明之實施例之方法，其包含提供半導體裝置之一晶圓。該晶圓包含：一生長基板；一半導體結構，其包含夾置於一n型區域與一p型區域之間的一發光層；及每一半導體裝置之第一及第二金屬接點，其中每一第一金屬接點與該n型區域直接接觸，並且每一第二金屬接點與該p型區域直接接觸。於每一半導體裝置之該等第一及第二金屬接點上分別形成第一及第二金屬層。該等第一及第二金屬層足夠厚以在稍後處理期間支撐該半導體結構。

Description

於半導體發光裝置上形成厚金屬層
本發明係關於在一半導體發光裝置上形成厚金屬層。
包含發光二極體(LED)、諧振腔發光二極體(RCLED)、諸如表面發射雷射之垂直腔雷射二極體(VCSEL)、及邊射型雷射之半導體發光裝置係當前可用之最有效光源之一。在能夠跨可見光譜操作之高亮度發光裝置之製造中當前關注的材料系統包含III-V族半導體，尤其係亦稱為III族氮化物材料之鎵、鋁、銦與氮的二元、三元及四元合金。通常藉由下列步驟製作III族氮化物發光裝置：藉由金屬有機化學氣相沈積(MOCVD)、分子束磊晶(MBE)、或其他磊晶技術於藍寶石、碳化矽、III族氮化物、或其他適當之基板上磊晶生長具不同組合物及摻雜濃度之半導體層的一堆疊。該堆疊通常包含形成於基板上方之用例如矽摻雜的一或多個n型層、在一作用區域中形成於該或該等n型層上方的一或多個發光層、及形成於該作用區域上方之用例如Mg摻雜之一或多個p型層。電接點形成於該等n型及p型區域上。
圖9圖解說明包含在US 7,348,212中較詳細描述之大面積金屬對金屬之互連件的一LED。圖9中圖解說明之結構包含附接至一基座70的一覆晶發光裝置。該覆晶裝置包含附接至半導體裝置層74之一基板73，該等半導體裝置層74包含安置於一n型區域與一p型區域之間的至少一發光層或作 用層。n型接點71及p型接點72電連接至半導體結構74之該等n型及p型區域。於接點71及72上形成薄金屬層76a及77a，並且於基座70上形成薄金屬層76b及77b。於任一基座70或半導體結構74上，因此於區域76b及77b上或於區域76a及77a上電鍍厚延性金屬層78及79。金屬層78及79經選擇為延性的，其等具有高熱傳導性及電傳導性，並且適度地耐氧化。例如，金屬層78及79可係Au，其具有良好熱傳導性並且廉價；可係Cu，其較Au具有甚至更佳之熱傳導性；可係Ni；或可係Al，其較Au或Cu更廉價。金屬層78及79之厚度可在1微米與50微米之間，並且厚度通常在5微米與20微米之間。
本發明之一目的係提供一種半導體裝置，其包含機械地支撐該半導體裝置使得無需一基座以支撐該半導體裝置的厚金屬層。
一種根據本發明之實施例之方法包含提供半導體裝置之一晶圓。該晶圓包含：一生長基板；一半導體結構，其包含夾置於一n型區域與一p型區域之間的一發光層；及每一半導體裝置之第一及第二金屬接點，其中每一第一金屬接點與該n型區域直接接觸，並且每一第二金屬接點與該p型區域直接接觸。於每一半導體裝置之該等第一及第二金屬接點上分別形成第一及第二金屬層。該等第一及第二金屬層足夠厚以在稍後處理期間支撐該半導體結構。
一種根據本發明之實施例之方法包含提供半導體裝置之 一晶圓。該晶圓包含：一半導體結構，其包含夾置於一n型區域與一p型區域之間的一發光層；及每一半導體裝置之第一及第二金屬接點，其中每一第一金屬接點與該n型區域直接接觸，並且每一第二金屬接點與該p型區域直接接觸。於每一半導體裝置之該等第一及第二金屬接點上分別形成第一及第二金屬層。該等第一及第二金屬層厚於50 μm。
圖1圖解說明適用於在本發明之實施例中使用之一半導體發光裝置。雖然在下文之討論中半導體發光裝置係發射藍光或UV光之一III族氮化物LED，但是亦可使用除了LED之外之半導體發光裝置，諸如雷射二極體及由諸如其他III-V族材料、III族磷化物、III族砷化物、II-VI族材料、ZnO、或基於矽之材料之其他材料系統製成之半導體發光裝置。
圖1中圖解說明之裝置可如此項技術中已知般藉由首先於一生長基板40上生長一半導體結構而形成。該生長基板可係舉例而言諸如藍寶石、SiC、Si、GaN或複合基板之任何適當之基板。可首先生長一n型區域並且該n型區域可包含具不同組合物及摻雜濃度的多個層，舉例而言，該等層包含諸如緩衝層或成核層之準備層；及/或經設計以促進生長基板之移除的層，其等可係n型或非有意摻雜的層，及針對發光區域有效地發射光所要之特定光學、材料、或電性質設計的n型或甚至p型裝置層。於該n型區域上方生 長一發光區域或作用區域。適當之發光區域之實例包含一單個厚或薄發光層，或包含藉由障壁層分離之多個薄或厚發光層的一多量子井發光區域。接著可於該發光區域上方生長一p型區域。如同該n型區域，該p型區域可包含具不同組合物、厚度及摻雜濃度之多個層，其等包含非有意地摻雜之層或n型層。該裝置中之所有半導體材料之總厚度在一些實施例中小於10 μm，並且在一些實施例中小於6 μm。
於該p型區域上形成一p型接點金屬。該p型接點金屬可具反射性並且可係一多層堆疊。例如，該p型接點金屬可包含用於與該p型半導體材料歐姆接觸的一層、一反射金屬層、及防止或減少反射金屬之遷移的一防護金屬層。該半導體結構接著藉由標準光微影操作圖案化並且經蝕刻以移除p型接點金屬之整個厚度的一部分、p型區域之整個厚度的一部分、及發光區域之整個厚度的一部分以形成至少一台面，該台面顯露一金屬n型接點形成於其上之該n型區域的一表面。
圖1中圖解說明在蝕刻台面並且形成n接點之後之一裝置的一實例。在圖1中圖解說明之裝置中，多個台面經形成使得n接點金屬橫跨多個區域82A、82B及82C分佈。n接點金屬82A、82B及82C與n型區域46直接接觸。n型接點82A、82B及82C可係由作用區域、p型區域及延伸於以圖1之橫截面展示之平面外部的p接點材料圍繞的點接點。n型接點82A及82B藉由一結構分離，該結構包含發光區域之 一部分47A、p型區域之一部分48A及p接點金屬之一部分80A。n型接點82B及82C係藉由一結構分離，該結構包含發光區域之一部分47B、p型區域之一部分48B及p接點金屬之一部分80B。該等n接點82A、82B及82C及該等p接點80A及80B可藉由間隙54A、54B、54C及54D電隔離，其等可填充有空氣、周圍氣體、或諸如介電材料、矽氧化物、或矽氮化物之固態材料。
可以任何適當之方式形成該台面以及p及n接點。熟悉此項技術者熟知形成該台面以及p及n接點。在一些實施例中形成一單個台面、一單個n接點及一單個p接點。在具有多個台面以及多個n及p接點區域之實施例中，可使用較圖1中圖解說明的更多或更少台面以及n及p接點。又，雖然圖1中圖解說明一單個發光裝置，但是應瞭解圖1中圖解說明之裝置係形成於包含許多此等裝置的一晶圓上。在裝置之一晶圓上介於個別裝置之間的區域中，半導體結構可向下蝕刻至一絕緣層，該絕緣層可係作為該半導體結構或該生長基板之部分的一絕緣半導體層。
該等p及n接點可如此項技術中已知般藉由絕緣層及金屬之一堆疊重新分佈以形成至少兩個大電襯墊84及86。該等電襯墊86之一者透過p接點80B電連接至該半導體結構之p型區域48B，並且該等電襯墊84之另一者透過n接點82A電連接至該半導體結構之n型區域46。電襯墊可係具有適當之電傳導性及熱傳導性之任何適當之材料，其等包含例如由包含例如濺鍍、電鍍或技術之一組合之任何適當之技術 形成的鋁、銅、金、及合金。電襯墊84藉由介電區域85與p接點80A電隔離。電襯墊86藉由介電區域85及87與n接點82B及82C電隔離。介電區域85及87可係諸如聚矽氧、環氧樹脂、矽氧化物、或矽氮化物之任何適當之介電材料。該等電襯墊84及86藉由一間隙89彼此電隔離，該間隙89可填充有諸如一固體、一介電質、矽氧化物、矽氮化物、空氣、或周圍氣體的一絕緣材料。此項技術中熟知用於重新分佈接點及電襯墊之層的堆疊。此一堆疊可包含未在圖1中展示之簡化圖中圖解說明的多個金屬及介電層。在一些實施例中，省略用於重新分佈該等p及n接點之絕緣層及金屬的堆疊，並且該等厚金屬層如下文描述般直接形成於該等p及n接點上。在一些實施例中，襯墊84及86與介電層85及87之組合以不同組態配置。一例示性實施方案將n接點82B及82C連接至襯墊84，並且將p接點80A連接至襯墊86，而不將襯墊84電連接至86。此等組態需要一種三維方法。
圖1中圖解說明之包含n型區域46、p型區域48A、48B及發光區域47A、47B、n接點82A、82B、82C及p接點80A、80B及介電層54A、54B、54C、54D、85、87的半導體結構在圖2、圖3、圖4、圖5、圖6、圖7及圖8中由結構20表示。
在本發明之實施例中，於電襯墊84及86上形成厚金屬層。在將一裝置晶圓切割為個別裝置或較小裝置群組之前，可於一晶圓級上形成該等厚金屬層。在切割該裝置晶 圓之後，該等厚金屬層可支撐圖1之裝置結構，並且在一些實施例中可在生長基板之移除期間支撐圖1之裝置結構。
可如圖2、圖3、圖4、圖5、圖6、圖7及圖8中圖解說明般形成該等厚金屬區域。在圖2中形成一或多個基底層。該基底層係一金屬層，該等厚金屬層(於圖4中形成)沈積於其上。圖2中圖解說明之基底層包含兩個層。第一層係一黏合層22，其之材料經選擇可良好黏合至該等電襯墊84及86及其形成於其上之絕緣材料89。黏合層22之適當之材料的實例包含但不限於Ti、W及諸如TiW之合金。於黏合層22上方形成一晶種層24。晶種層24可係任何適當之材料，該等厚金屬層可沈積於其上。例如，若該等厚金屬區域係藉由電鍍形成之銅，則晶種層24可係銅。黏合層22及晶種層24可藉由包含例如濺鍍之任何適當之技術而形成。黏合層22及晶種層24無需藉由相同技術形成。黏合層22及晶種層24可經形成以覆蓋半導體裝置之晶圓的整個表面。
在圖3中，於晶種層24上方形成一光阻層。光阻層接著經圖案化使得僅剩餘光阻26上覆於電襯墊84與86之間之絕緣材料89的區域及鄰近裝置(圖3中未展示)之間的區域。光阻26界定將電隔離經形成與電襯墊84及86電連接的厚金屬層之一區域。使用此項技術中已知之材料及技術形成並且圖案化光阻層26。
在圖4中，於電襯墊86及84上方分別形成厚金屬層28及30。厚金屬層28及30可係任何適當之金屬，舉例而言諸如 銅、鎳、金、鈀、鎳銅合金或其他合金。厚金屬層28及30在一些實施例中可在20 μm與500 μm之間，在一些實施例中在30 μm與200 μm之間，並且在一些實施例中在50 μm與100 μm之間。厚金屬層28及30在稍後處理步驟(尤其在移除生長基板)期間支撐半導體結構，並且提供一熱路徑以傳導熱量離開該半導體結構，其可改良裝置之效率。
在圖5中，藉由習知光阻剝離及蝕刻技術移除光阻26及下伏於光阻層26之黏合層22及晶種層24的部分。該兩個厚金屬層28及30藉由憑藉剝離光阻26並且移除黏合層22及晶種層24的部分而保留的間隙32而彼此電隔離。
在圖6中，於晶圓上方形成一電絕緣材料33。該電絕緣材料填充間隙32(電絕緣材料33之部分34)、相鄰裝置之間的空間(電絕緣材料33之部分37)，並且視情況安置於厚金屬層28及30的頂部上方(電絕緣材料33之部分35)。電絕緣材料33經選擇以電隔離金屬層28及30並且具有匹配於或相對地接近厚金屬層28及30中之金屬的熱膨脹係數之熱膨脹係數。例如，在一些實施例中電絕緣材料33可係環氧樹脂或聚矽氧。電絕緣材料33可藉由包含例如旋塗或模製之任何適當的技術形成。
圖7圖解說明一選用處理步驟，其中移除上覆於厚金屬層28及30之任何電絕緣材料33。可藉由任何適當之技術(包含例如微珠噴砂、飛刀切割(fly cutting)、刀片切割或化學機械拋光)而移除電絕緣材料33。未移除厚金屬層28與30之間及相鄰裝置之間的電絕緣材料34。
在圖8中，於厚金屬層28及30上分別形成金屬接觸襯墊36及38。在一些實施例中，金屬接觸襯墊36及38適用於例如藉由回焊焊接而連接至諸如PC板之一結構。接觸襯墊36及38可係例如金微塊或焊料。接觸襯墊36及38可藉由包含例如電鍍或網版印刷之任何適當的技術而形成。
在一些實施例中，藉由任何適當之技術移除圖1中展示之生長基板40。例如，可藉由雷射剝離、蝕刻、諸如研磨之機械技術或技術之一組合而移除該生長基板。在一些實施例中，該生長基板係藍寶石並且藉由晶圓級雷射剝離而移除。因為藍寶石基板無需在移除之前薄化並且尚未切割，所以其可作為一生長基板而重新使用。藉由移除該生長基板而暴露之半導體結構的表面(通常係n型區域46之一表面)可視情況例如藉由光電化學蝕刻來薄化並且粗糙化。在一些實施例中，生長基板之全部或部分仍係最終裝置結構的部分。
接著將裝置之晶圓切割為個別LED或LED群組。在裝置之間的一區中切割該晶圓，該區填充有如圖6中描述之絕緣材料33。因此，切割之後之一裝置的側壁係如圖8中圖解說明之絕緣材料33的一實質上垂直側壁。在一些實施例中，絕緣材料33圍繞每一裝置。
在切割之前或之後，可於該等LED上方形成一或多個選用結構，諸如濾光器、透鏡、二向色材料或波長轉換材料。一波長轉換材料可經形成使得可藉由該波長轉換材料而轉換藉由發光裝置發射並且入射於波長轉換材料上的全 部或僅一部分光。藉由發光裝置發射之未經轉換的光可係最終光譜的部分，雖然其無需如此。常見組合之實例包含與一發射黃光之波長轉換材料組合之一發射藍光的LED、與發射綠光及紅光之波長轉換材料組合之一發射藍光的LED、與發射藍光及黃光之波長轉換材料組合之一發射UV光的LED，及與發射藍光、綠光及紅光之波長轉換材料組合之一發射UV光的LED。可添加發射其他顏色光之波長轉換材料以調節自裝置發射之光的光譜。波長轉換材料可係習知磷光體微粒、有機半導體、II-VI族或III-V族半導體、II-VI或III-V族半導體量子點或奈米晶體、染料、聚合物、或諸如發光之GaN的材料。可使用任何適當之磷光體，包含但不限於諸如Y3Al5O12：Ce(YAG)、Lu3Al5O12：Ce(LuAG)、Y3Al5-xGaxO12：Ce(YAlGaG)、(Ba1-xSrx)SiO3：Eu(BOSE)之基於石榴石之磷光體；及諸如(Ca、Sr)AlSiN3：Eu及(Ca、Sr、Ba)2Si5N8：Eu之基於氮化物之磷光體。
厚金屬層28及30對該半導體結構提供機械支撐，使得無需諸如矽或陶瓷基座的一額外基座。去除基座可降低裝置的成本並且可簡化形成裝置所需的處理。
已經詳細描述本發明，熟悉此項技術者將明白考慮到本發明，可在不脫離本文描述之發明性概念之精神而對本發明做出修改。因此，不希望本發明之範疇限於經圖解說明及描述的特定實施例。
20‧‧‧結構
22‧‧‧黏合層
24‧‧‧晶種層
26‧‧‧光阻/光阻層
28‧‧‧厚金屬層
30‧‧‧厚金屬層
32‧‧‧間隙
33‧‧‧電絕緣材料
34‧‧‧電絕緣材料之部分
35‧‧‧電絕緣材料之部分
36‧‧‧金屬接觸襯墊
37‧‧‧電絕緣材料之部分
38‧‧‧金屬接觸襯墊
40‧‧‧生長基板
46‧‧‧n型區域
47A‧‧‧發光區域之部分
47B‧‧‧發光區域之部分
48A‧‧‧p型區域之部分
48B‧‧‧p型區域之部分
54A‧‧‧間隙/介電層
54B‧‧‧間隙/介電層
54C‧‧‧間隙/介電層
54D‧‧‧間隙/介電層
70‧‧‧基座
71‧‧‧n型接點
72‧‧‧p型接點
73‧‧‧基板
74‧‧‧半導體裝置層/半導體結構
76a‧‧‧薄金屬層
76b‧‧‧薄金屬層
77a‧‧‧薄金屬層
77b‧‧‧薄金屬層
78‧‧‧厚延性金屬層
79‧‧‧厚延性金屬層
80A‧‧‧p接點/p接點金屬之部分
80B‧‧‧p接點/p接點金屬之部分
82A‧‧‧n接點
82B‧‧‧n接點
82C‧‧‧n接點
84‧‧‧電襯墊
85‧‧‧介電層/介電區域
86‧‧‧電襯墊
87‧‧‧介電層/介電區域
89‧‧‧絕緣材料/間隙
圖1圖解說明具有兩個電襯墊之一半導體LED。
圖2圖解說明形成於圖1之該LED之電襯墊上方的一黏合層及一晶種層。
圖3圖解說明在沈積並且圖案化一光阻層之後之圖2的結構。
圖4圖解說明在於該晶種層之暴露部分上形成一厚金屬層之後之圖3的結構。
圖5圖解說明在移除下伏於該光阻之光阻及金屬層之後之圖4的結構。
圖6圖解說明在沈積一電隔離層之後之圖5的結構。
圖7圖解說明在平坦化該電隔離層之後之圖6的結構。
圖8圖解說明在形成結合襯墊之後之圖7的結構。
圖9圖解說明具有厚、延性金屬互連件之一先前技術的LED。
20‧‧‧結構
40‧‧‧生長基板
46‧‧‧n型區域
47A‧‧‧發光區域之部分
47B‧‧‧發光區域之部分
48A‧‧‧p型區域之部分
48B‧‧‧p型區域之部分
54A‧‧‧間隙/介電層
54B‧‧‧間隙/介電層
54C‧‧‧間隙/介電層
54D‧‧‧間隙/介電層
80A‧‧‧p接點/p接點金屬之部分
80B‧‧‧p接點/p接點金屬之部分
82A‧‧‧n接點
82B‧‧‧n接點
82C‧‧‧n接點
84‧‧‧電襯墊
85‧‧‧介電層/介電區域
86‧‧‧電襯墊
87‧‧‧介電層/介電區域
89‧‧‧絕緣材料/間隙

Claims (18)

  1. 一種方法，其包括：提供半導體裝置之一晶圓，該晶圓包括：一生長基板；一半導體結構，其包括夾置於一n型區域與一p型區域之間的一發光層；及每一半導體裝置之第一及第二金屬接點，其中每一第一金屬接點與該n型區域直接接觸，並且每一第二金屬接點與該p型區域直接接觸；及於每一半導體裝置之該等第一及第二金屬接點上分別形成第一及第二金屬層，其中該等第一及第二金屬層足夠厚以在稍後處理期間支撐該半導體結構。
  2. 如請求項1之方法，其中形成第一及第二金屬層包括：於該晶圓上電鍍第一及第二金屬層。
  3. 如請求項1之方法，其中該等第一及第二金屬層厚於50 μm。
  4. 如請求項1之方法，其中形成該等第一及第二金屬層包括：於每一半導體裝置之該等第一及第二金屬接點上方形成一金屬晶種層；於該金屬晶種層上方形成一光阻層；圖案化該光阻以自上覆於每一半導體裝置之該等第一及第二金屬接點之至少部分的區域移除光阻，並且保留每一半導體裝置之該等第一與第二金屬接點之間的一區 域中的光阻；電鍍該等第一及第二金屬層；及在電鍍該等第一及第二金屬層之後，在圖案化該光阻之後移除該光阻及下伏於該光阻之該晶種層的一部分。
  5. 如請求項4之方法，其進一步包括：於該晶圓上方安置一電絕緣材料；及移除上覆於該等第一及第二金屬層之電絕緣材料，使得電絕緣材料安置於該等第一與第二金屬層之間及裝置之間。
  6. 如請求項1之方法，其進一步包括在形成該等第一及第二金屬層之後移除該生長基板。
  7. 如請求項1之方法，其進一步包括在形成該等第一及第二金屬層之後將該晶圓切割為個別半導體裝置或半導體裝置之群組。
  8. 一種方法，其包括：提供半導體裝置之一晶圓，該晶圓包括：一半導體結構，其包括夾置於一n型區域與一p型區域之間的一發光層；及每一半導體裝置之第一及第二金屬接點，其中每一第一金屬接點與該n型區域直接接觸，並且每一第二金屬接點與該p型區域直接接觸；及於每一半導體裝置之該等第一及第二金屬接點上分別形成第一及第二金屬層，其中該等第一及第二金屬層厚於50 μm。
  9. 如請求項8之方法，其中形成該等第一及第二金屬層包括：於該晶圓上電鍍銅層。
  10. 如請求項8之方法，其中形成該等第一及第二金屬層包括：於每一半導體裝置之該等第一及第二金屬接點上方形成一金屬黏合層；於該金屬黏合層上方形成金屬晶種層；於該金屬晶種層上方形成一光阻層；圖案化該光阻以自上覆於每一半導體裝置之該等第一及第二金屬接點之至少部分的區域移除光阻，並且保留每一半導體裝置之該等第一與第二金屬接點之間之一區域中的光阻；電鍍該等第一及第二金屬層；及在電鍍該等第一及第二金屬層之後，在圖案化該光阻之後移除該光阻及下伏於該光阻之該黏合層及晶種層的部分。
  11. 如請求項10之方法，其進一步包括：於該晶圓上方安置一電絕緣材料；及移除上覆於該等第一及第二金屬層之電絕緣材料，使得電絕緣材料安置於該等第一與第二金屬層之間及裝置之間。
  12. 如請求項10之方法，其中該黏合層係TiW，並且該晶種層係Cu。
  13. 如請求項8之方法，其中該半導體結構生長於一生長基 板上，該方法進一步包括在形成該等第一及第二金屬層之後移除該生長基板。
  14. 如請求項13之方法，其進一步包括在移除該生長基板之後將該晶圓切割為個別半導體裝置或半導體裝置之群組。
  15. 一種設備，其包括：一半導體結構，其包括夾置於一n型區域與一p型區域之間的一發光層；與該n型區域直接接觸之一第一金屬接點，及與該p型區域直接接觸之一第二金屬接點；及一支撐件，其包括：安置於該等第一及第二金屬接點上之第一及第二銅層；及安置於該等第一與第二銅層之間的一電絕緣材料；其中：該電絕緣材料圍繞該半導體結構；及圍繞該半導體結構之該電絕緣材料具有實質上垂直的側壁。
  16. 如請求項15之設備，其中該設備係機械地自我支撐。
  17. 如請求項15之設備，其中在接近該設備之一邊緣處，該電絕緣材料經安置鄰近該半導體結構之一側壁及該等第一及第二銅層之一者的一側壁二者。
  18. 如請求項15之設備，其中該電絕緣材料係環氧樹脂。
TW101145856A 2011-12-08 2012-12-06 於半導體發光裝置上形成厚金屬層 TW201332149A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161568297P 2011-12-08 2011-12-08

Publications (1)

Publication Number Publication Date
TW201332149A true TW201332149A (zh) 2013-08-01

Family

ID=47603865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145856A TW201332149A (zh) 2011-12-08 2012-12-06 於半導體發光裝置上形成厚金屬層

Country Status (2)

Country Link
TW (1) TW201332149A (zh)
WO (1) WO2013084155A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406857B2 (en) 2012-06-07 2016-08-02 Koninklijke Philips N.V. Chip scale light emitting device with metal pillars in a molding compound formed at wafer level
EP3000138B8 (en) 2013-05-20 2018-08-22 Lumileds Holding B.V. Chip scale light emitting device package with dome
CN105940262B (zh) 2014-01-23 2020-01-07 亮锐控股有限公司 具有自对准预制透镜的发光设备
JP6545981B2 (ja) 2015-03-12 2019-07-17 アルパッド株式会社 半導体発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
US7348212B2 (en) 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
US7687322B1 (en) * 2005-10-11 2010-03-30 SemiLEDs Optoelectronics Co., Ltd. Method for removing semiconductor street material
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
JP5449039B2 (ja) * 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
WO2013084155A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
JP7134198B2 (ja) 発光デバイスを支持基板に取り付ける方法
JP6419077B2 (ja) 波長変換発光デバイス
US20160247969A1 (en) Method of bonding a semiconductor device to a support substrate
JP2019114804A (ja) 支持基板に接合された発光デバイス
TW201501366A (zh) 頂部發射半導體發光裝置
JP6552473B2 (ja) 厚い金属層を有する半導体発光デバイス
US20180323353A1 (en) Sealed semiconductor light emitting device
TWI553745B (zh) 將一基板接合至一半導體發光裝置之方法
US9362471B2 (en) Semiconductor light emitting device with thick metal layers
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
TW201316504A (zh) 用於連接一發光元件之電性絕緣接合
JP6832282B2 (ja) 複数の積み重ねられた発光デバイスを有するデバイス
WO2013084103A1 (en) Semiconductor light emitting device with thick metal layers