[go: up one dir, main page]

KR20100008123A - 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 - Google Patents

이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 Download PDF

Info

Publication number
KR20100008123A
KR20100008123A KR1020080068536A KR20080068536A KR20100008123A KR 20100008123 A KR20100008123 A KR 20100008123A KR 1020080068536 A KR1020080068536 A KR 1020080068536A KR 20080068536 A KR20080068536 A KR 20080068536A KR 20100008123 A KR20100008123 A KR 20100008123A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
thin film
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080068536A
Other languages
English (en)
Inventor
성태연
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020080068536A priority Critical patent/KR20100008123A/ko
Priority to JP2011518649A priority patent/JP5305364B2/ja
Priority to EP09798112.0A priority patent/EP2315268B1/en
Priority to US13/054,472 priority patent/US8946745B2/en
Priority to EP11002050.0A priority patent/EP2333845B1/en
Priority to EP16191592.1A priority patent/EP3136457B1/en
Priority to PCT/KR2009/003905 priority patent/WO2010008209A2/ko
Priority to EP11002049.2A priority patent/EP2333846B1/en
Priority to CN2009801288297A priority patent/CN102099934B/zh
Publication of KR20100008123A publication Critical patent/KR20100008123A/ko
Priority to JP2013128536A priority patent/JP5722388B2/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 수직구조를 갖는 그룹 3-5족 화합물 반도체를 이용하여 고휘도 발광소자(high-brightness light emitting devices)용 준비된 지지기판, 상기 준비된 지지기판을 이용한 고휘도 발광소자 및 이의 제조방법에 관한 것이다.
상기 준비된 지지기판(prepared supporting substrate;'PSS')은 선택된 지지기판(SSS) 위에 순차적으로 적층 형성된 희생층, 히트 씽크층 및 본딩층으로 이루어진다.
상기 PSS를 이용한 고휘도 발광소자 제조 방법은, 최초 성장기판의 상부에 적층 성장된 반도체 다층 발광구조체 박막 상부에 제1 히트 씽크층 및 제1 본딩층을 형성시킨 제1 웨이퍼를 준비하는 단계, 제2 히트 씽크층 및 제2 본딩층을 형성시킨 PSS를 준비하는 단계, 상기 제1 웨이퍼와 상기 제2 웨이퍼를 웨이퍼 본딩시키는 단계, 상기 본딩된 결과물로부터 상기 제1 웨이퍼의 최초 성장기판을 분리 제거하는 단계, 상기 결과물에 제1 오믹접촉 전극 형성 및 열처리 공정 등과 같은 후속 공정 진행하는 단계, 및 상기 제2 웨이퍼인 PSS의 SSS를 분리 제거하고 단일 칩으로 절단하는 단계를 구비한다.
본 발명에 의하여 별도의 PSS를 이용하여 최초 성장기판으로부터 분리(lift-off)된 반도체 단결정 다층구조체의 손상을 줄임으로써, 전체적인 성능이 향상된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대를 갖춘 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제공할 수 있게 된다.
7, 8, 9b, 10b : PSS, 7 : SSS, 8: 희생층, 9a, 9b : 히트 씽크층, 10a, 10b : 본딩층, 2 : 반도체 다층 발광구조체, 13: 제1 오믹접촉 전극, 3 : 제2 오믹접촉 전극, 13 : 제1 오믹접촉 전극, 4 : 기능성 박막, 5, 6 : 전기 전도성 박막, 12 : 측면 패시베이션 박막, 14 : 광추출 구조층, 16 : 서브마운트

Description

이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능 수직구조의 반도체 발광소자{vertical light emitting devices with the support composed of double heat-sinking layer}
본 발명은 그룹 3-5족 질화물계 반도체로 구성된 다층 발광구조체 박막을 이용하여 고성능 수직구조의 발광소자의 제조에 사용되는 "준비된 지지기판(prepared supporting substrate; 이하 'PSS'라 한다)"과, 상기 PSS를 이용하여 제조된 고성능 수직구조의 발광소자 및 그 제조방법에 관한 것이다.
더욱 상세하게는 상/하 방향인 수직구조의 오믹접촉 전극구조를 가지는 3-5족 질화물계 반도체 발광소자에 있어, 상기 그룹 3-5족 질화물계 반도체를 성장하기 위하여 사용하는 최초 성장기판(즉, Al2O3, SiC, Si, AlN, GaAs, GaP)로부터 다층 발광구조체 박막을 레이저 리프트 오프(laser lift-off), 화학-기계 연마(chemo-mechanical polishing), 또는 습식 에칭(wet-etching) 공정을 사용하여 분리(lift-off)하기에 앞서, 결과물에 본딩하여 지지기판으로 사용할 준비된 지지기판(PSS), 상기 PSS과 웨이퍼 본딩(wafer bonding) 공정을 이용함으로써 성장기판인 사파이어로부터 분리된 반도체 단결정 다층 발광구조체 박막의 손상(damage)을 최소화하게 되고, 그 결과 전체적인 성능이 향상된 이중 히트 씽크층(double heat- sinking layer)으로 구성된 지지대를 갖춘 고성능 수직구조의 반도체 발광소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 발광소자는 정방향의 전류(forward current)가 흐를 경우 빛을 발생하는 발광다이오드(light-emitting diode; LED) 및 레이저다이오드(laser diode; LD)가 있다. 특히 LED 및 LD는 공통적으로 p-n 접합 구조(p-n junction)를 가지고 있으며, 이러한 발광소자들에 전류를 인가하면 전류가 광자(photon)로 변환되어 소자로부터 빛(light)이 나오게 된다. LED 및 LD에서 발광되는 빛은 반도체 물질의 종류에 따라 장파장 빛에서부터 단파장 빛 영역까지 다양하며, 무엇보다도 넓은 띠 에너지 밴드갭을 갖는 반도체(wide band-gap semiconductor)로 제작된 LED를 이용하여 가시광선 영역인 적색, 녹색, 청색 구현이 가능하게 되어 각종 전자장치의 표시부품, 교통신호등, 각종 디스플레이용 광원장치에 폭넓게 산업적으로 응용되고 있으며, 최근 들어 백색광원 개발로 인하여 차세대 일반 조명용 광원장치에 널리 이용될 수 있을 것으로 확실시 되고 있다.
일반적으로 그룹 3-5족 질화물계 반도체는 양질의 반도체 박막을 얻기 위하여 격자상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient)가 상당하게 다른 최초 성장기판인 사파이어(sapphire), 실리콘카바이드(SiC), 실리콘(Si) 상부에 헤테로에피택셜(hetro-epitaxial)하게 성장하고 있다. 그러나 사파이어 최초 성장기판은 열전도도가 좋지 않아 LED에 큰 전류를 인가할 수 없는 단점을 가질 뿐만 아니라, 사파이어 최초 성장기판이 전기절연체이기 때문에 외부로부 터 유입되는 정전기에 대응하기가 어려워 정전기로 인한 불량 유발 가능성이 큰 문제점이 있다. 이러한 문제점들은 소자의 신뢰성을 저하할 뿐만이 아니라 패키징 공정에 있어서 많은 공정제약을 유발하게 된다.
또한, 전기절연체인 사파이어 최초 성장기판은 n형 오믹접촉 전극(이하, '제1 오믹접촉 전극'이라 한다)과 p형 오믹접촉 전극(이하, '제2 오믹접촉 전극'이라 한다)을 모두 다층 발광구조체의 성장방향과 동일하게 형성되는 메사구조(MESA-structure)를 가질 뿐만 아니라, LED 칩 면적도 일정 크기 이상이 되어야 하기 때문에, LED 칩 면적을 줄이는 데에는 한계가 있으며, 이로 인해서 2인치 웨이퍼 한 개당 발광소자인 LED 칩 생산량의 향상에 장애가 되고 있다.
상기한 바와 같이, 최초 성장기판인 사파이어 상부에 제작된 메사구조의 LED의 단점들 이외에도, 사파이어 성장기판의 나쁜 열전도율 때문에 발광소자 구동시 필연적으로 발생하는 다량의 열을 외부로 원활하게 발산하는데 어려움이 있다. 이러한 이유로 인하여, 향후 대형 디스플레이 및 일반조명용 광원처럼 대면적 및 대용량(즉, 대 전류)으로 사용되는 발광소자에는 사파이어가 부착되어 있는 메사구조 적용은 한계가 있다. 즉 대전류를 장시간 발광소자에 주입하게 되면, 발생한 다량의 열로 인해서 발광 활성층의 내부 온도는 점진적으로 상승하게 되고, 이로 인해서 LED 발광효율이 점차 감소하게 되는 문제점이 발생하게 된다.
실리콘카바이드(SiC) 성장기판은 사파이어와는 달리, 열적 및 전기적 전도율이 우수하며, 동시에 양질의 반도체 단결정 박막 성장시 중요한 변수인 격자 상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient; TEC)가 그 룹 3-5족 질화물계 반도체와 유사하여 양호한 다층 발광구조체 박막을 성공적으로 적층 성장하고 있으며, 이를 이용하여 다양한 형태의 수직구조의 발광소자가 제작되고 있다. 하지만 결정적으로 양질의 SiC 성장기판 제작이 용이하지 않기 때문에, 다른 단결정 성장기판에 비해서 상당히 고가(high-cost)이고 그 결과 대량 생산에 적용하기에는 많은 제약이 있다.
따라서, 현재의 기술, 경제, 및 성능 면에서 고려해 볼 때, 사파이어 성장기판에 적층 성장된 다층 발광구조체를 이용하여 고성능 발광소자를 제작하는 것이 가장 바람직하다. 상기한 바와 같이, 최초 성장기판인 사파이어 상부에 적층/성장된 그룹 3-5족 질화물계 반도체 다층 발광구조체인 박막을 이용하여 제작된 메사구조의 LED 문제점들을 해결하기 위해서, 최근 들어, 사파이어, SiC, Si 등의 최초 성장기판 상부에 양질의 다층 발광구조체 박막을 성장시킨 후, 최초 성장기판으로부터 안전하게 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막을 분리(lift-off)하고, 이를 이용한 고성능 수직구조의 발광다이오드(high-performance vertical structured LED)를 제작하려고 많은 노력이 행해지고 있다.
도 1은 종래의 기술에 따라 레이저 리프트 오프(LLO) 기술을 이용하여 상기 최초 성장기판인 사파이어를 분리하는 과정을 도시한 단면도이다. 도 1에 도시된 바와 같이, LLO 기술을 이용하여 강한 에너지원(energy source)인 레이저 빔(laser beam)을 투명한 사파이어로 형성된 최초 성장기판(100)의 후면(backside)에 조사하면, 계면에서 레이저 빔 흡수가 강하게 발생하고, 이로 인해서 900℃ 이상의 온도가 순간적으로 발생하게 되어 계면의 질화갈륨(GaN) 또는 질화인듐갈륨(InGaN)이 열화학 분해가 발생하고, 사파이어로 된 최초 성장기판(100)과 질화물계 반도체 박막(120)으로 분리되는 레이저 리프트 오프(laser lift-off; LLO)를 들 수 있다. 그러나 많은 선행 문헌 등에서 언급된 바와 같이 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막은 레이저 리프트 오프(LLO) 공정을 거칠 때, 다른 격자상수 및 열팽창 계수로 인하여 그룹 3-5족 질화물계 반도체 박막과 두꺼운 최초 성장기판인 사파이어 사이에 발생한 기계적 응력을 견디지 못하여, 사파이어로부터 분리(separation)된 후에 반도체 단결정 박막에 많은 손상(damage)과 깨짐(braking)이 발생하는 현상을 볼 수 있다. 상기한 바와 같이 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막이 손상과 깨짐을 입게 되면, 많은 누설전류(leaky current)가 발생할 뿐만이 아니라 LED을 비롯한 많은 발광소자의 칩 수율이 크게 저하되고, 발광소자인 LED 칩의 전체적인 성능 저하를 유발하게 된다. 따라서 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막의 손상을 최소화할 수 있는 사파이어 성장기판 분리 공정과 분리된 반도체 단결정 박막을 이용하여 고성능 수직구조의 LED 제조 공정이 꾸준히 연구되고 있는 실정이다.
그 결과, 상기 LLO 공정을 이용하여 최초 성장기판인 사파이어를 분리할 때, 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막의 손상과 깨짐을 최소화시키기 위한 다양한 방안들이 제안되고 있다. 도 2는, 반도체 다층 발광 구조체 박막의 손상과 깨짐을 방지하기 위한 종래의 기술에 따라, LLO 공정을 행하기 전에 웨이퍼 본딩(wafer bonding)과 전기도금(electro plating 또는 electroless plating) 공정을 도입하여 성장방향([0001])에 강하게 밀착되어 있는 전기 전도성 지지 대(conductive support)를 형성시키는 과정을 도시한 단면도이다. 도 2의 (a)를 참조하면, 투명한 사파이어로 형성된 최초 성장기판(200)의 뒷면(back-side)을 통해서 레이저 빔(laser beam)을 조사하여 최초 성장기판(200)으로부터 반도체 단결정 다층 발광구조체 박막(210, 220)을 분리하기에 앞서, 본딩층(230)의 상부에 웨이퍼 본딩 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 전기 전도성 지지대(240)를 형성시킨다. 또한, 도 2의 (b)를 참조하면, 사파이어로 형성된 최초 성장기판(200)으로부터 반도체 단결정 다층 발광구조체 박막(210, 220)을 분리하기에 앞서, 씨드층(232)의 상부에 전기도금 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 전기 전도성 지지대(242)를 형성시킨다.
도 3은 도 2의 방법을 이용한 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 전기 전도성 지지대를 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자들에 대한 단면도들이다.
도 3의 (a)는 도 2의 (a)의 전기 전도성 지지대를 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 웨이퍼 본딩과 접목된 LED 단면을 보인 도 3의 (a)를 참조하면, 열적 및 전기적 전도체인 지지대(240), 본딩층(230), 제2 오믹접촉 전극을 포함한 다층 금속층(250), 제2 반도체 클래드층(280), 발광 활성층(270), 제1 반도체 클래드층(260), 제1 오믹접촉 전극(290)이 순차적으로 구성되어 있다. 상기 열적 및 전기적 전도체인 지지대(240)는 열적 및 전기적 전도율이 우수한 실리콘(Si), 저매니움(Ge), 실리콘저매니움(SiGe), 갈륨아세나이드(GaAs) 등의 반도체 웨이퍼가 우선적으로 사용하고 있다.
그러나, 도 3의 (a)에 도시된 바와 같은 수직구조의 발광소자(LED)에 사용된 지지대(240)는 반도체 단결정 박막이 적층 성장된 사파이어 성장기판과 큰 열팽창 계수(TEC) 차이로 인하여, 상기 Si 또는 다른 전기 전도성 지지대를 웨이퍼 본딩에 의해서 결합시키면, 웨이퍼 휨(wafer warpage) 현상 및 반도체 다층 발광구조체 내부에 미세한 마이크로 크랙(micro-crack)이 다량으로 생성되어 공정상의 어려움과 제작된 LED의 성능 저하로 인해서 낮은 제품 수율이 문제시되고 있다.
한편, 도 3의 (b)는 도 2의 (b)의 전기 전도성 지지대를 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 전기도금과 접목된 LED에 대한 단면도를 도시한 도 3의 (b)를 참조하면, LLO와 전기도금 공정 접목에 의해 제작된 수직구조의 발광소자(LED)는 열적 및 전기적 전도체인 지지대(242), 씨드층(232), 제2 오믹접촉 전극을 포함한 다층 금속층(252), 제2 반도체 클래드층(280), 발광 활성층(270), 제1 반도체 클래드층(260), 제1 오믹접촉 전극(290)이 순차적으로 구성되어 있다. 상기 전기 전도성인 지지대(242)는 전기도금에 의해 형성된 금속성 후막(metallic thick film)이며, 특히 열적 및 전기적 전도율이 우수한 Cu, Ni, W, Au, Mo 등의 단일 금속 또는 이들 금속들로 구성된 합금(alloy)을 우선적으로 사용하고 있다.
전술한 구조를 갖는 도 3의 (b)에 도시된 바와 같은 LED 지지대(242)는 전기도금에 의해서 제작된 금속(metal) 또는 합금 후막(alloy thick film) 때문에 성장기판인 사파이어에 비해서 상당히 큰 열팽창 계수와 연성이 있어 기계적 절단(sawing) 또는 레이저 절단(laser scribing) 등의 단일 칩 공정상에서 말림 또는 휨(warpage), 깨짐(braking) 등의 많은 문제점을 발생시키고 있다.
따라서 최초 성장기판 분리 공정을 이용하여 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제작할 때, 웨이퍼 휨 및 깨짐, 마이크로 크랙 발생, 열처리(annealing) 및 단일 칩(singulate chip) 공정을 비롯한 많은 후속공정(post-processing) 제약, 그리고 낮은 제품 수율(low product yield) 등을 고려하면 반드시 효율적인 전기 전도성 지지대 및 이를 이용한 고성능 수직구조의 발광소자 제조 공정이 개발되어야 한다.
상기의 문제점을 해결하기 위한 본 발명의 목적은 3-5족 질화물계 반도체 다층 발광구조체인 박막이 적층 성장된 최초 성장기판과 전기 전도성 지지대를 본딩 물질로 웨이퍼 본딩 할 때, 웨이퍼 휨(wafer warpage) 현상이 전혀 발생하지 않으며, 최초 성장기판 분리 공정 후에도 반도체 다층 발광구조체인 박막 내에 깨짐(braking)은 물론 미세한 마이크로 크랙(micro-crack)까지도 전혀 없는 질화물계 반도체 단결정 다층 박막을 얻기 위한 "준비된 지지기판(prepared supporting substrate; PSS)"을 제공하는 것이다.
본 발명의 다른 목적은 전술한 PSS를 이용하여, 그룹 3-5족 질화물계 반도체 단결정으로 구성된 다층 발광구조체 박막을 최초 성장기판 상부에 적층 성장시킨 후, 웨이퍼 본딩(wafer bonding)과 최초 성장기판 분리 공정을 접목하여 반도체 단결정 박막의 손상(damage)과 깨짐(braking)의 위험성을 완전히 제거하여, 이중 히트 씽크층(double heat-sinking layer)으로 구성된 전기 전도성 지지대를 갖춘 고성능 수직구조의 3-5족 질화물계 반도체 발광소자를 제공하는 것이다.
본 발명의 또 다른 목적은 전술한 바와 같이 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대를 갖춘 고성능 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 특징은 이중 히트 씽크층(double heat-sinking layer)으로 구성된 전기 전도성 지지대를 갖춘 수직구조의 반도체 발광소자 제조 시에 이용되는 반도체 발광소자용 준비된 지지기판(prepared supporting substrate;이하 'PSS'라 한다)에 관한 것으로서, 상기 PSS는
소정의 물질로 형성된 선택된 지지기판(selected supporting substrate; 이하 'SSS'라 한다),
상기 SSS의 상부에 적층 형성되는 희생층(sacrificial layer),
상기 희생층의 상부에 적층 형성되는 열적 및 전기적 전도율이 뛰어난 히트 씽크층(heat-sinking layer),
상기 히트 씽크층의 상부에 적층 형성되는 본딩층(bonding layer)을 포함한다.
전술한 특징을 갖는 PSS의 상기 SSS는 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 5ppm 이하인 물질이 바람직하며, 일예로 사파이어(Al2O3), SiC, Ge, GaAs, SiGe, Si, 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, Si-Al, 유리(glass) 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어진다.
상기 희생층은 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정 또는 비정질상의 화합물로서, 일예로 GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, In2O3, Si3N4, SiO2, BeMgO, MgZnO 등으로 이루어지며, 또 다른 한편, 상기 희생층은 화학적 식각(etch) 공정을 통해 SSS을 최종적으로 완성된 발광소자인 LED 칩으로부터 분리 제거하는데 필요한 물질층로서, 금속, 합금, 고용체, 산화물, 질화물, 또는 고온성 유기물도 가능하며,
상기 히트 씽크층은 열적 및 전기적으로 전도율이 높은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 금속들 중 적어도 한 성분 이상 포함하고 있는 금속, 합금, 또는 복합체로 이루어지는 것을 특징으로 하며,
상기 본딩층은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
전술한 특징을 갖는 상기 반도체 발광소자용 PSS의 희생층, 히트 씽크층 및 본딩층 중 적어도 하나 이상의 층이 선택적으로 소정 형상의 모양으로 패터닝되거나,
상기 반도체 발광소자용 PSS의 희생층, 히트 씽크층 및 본딩층이 소정 형상의 모양으로 모두 패터닝되고 SSS도 소정의 깊이까지 식각(etch)되는 것이 바람직하다.
본 발명의 다른 특징에 따른 PSS 를 이용한 반도체 발광소자의 제조 방법은,
(a) 최초 성장기판의 상부에 적층 성장된 반도체 다층 발광구조체 박막 상부에 제1 히트 씽크층 및 제1 본딩층이 형성시킨 제1 웨이퍼 준비하는 단계,
(b) 본 발명에 따른 준비된 지지기판(PSS)인 제2 웨이퍼 준비하는 단계,
(c) 상기 제1 웨이퍼와 상기 제2 웨이퍼를 웨이퍼 대 웨이퍼로 본딩하는 단계,
(d) 상기 본딩된 결과물로부터 제1 웨이퍼의 최초 성장기판을 분리하는 단 계,
(e) 단일 칩을 제조하기 위한 반도체 다층 발광구조체 박막을 아이솔레이션(isolation)하는 단계,
(f) 측면 패시배이션과 제1 오믹접촉 전극을 형성하여 칩을 완성하는 단계,
(g) 수직방향으로 절단하여 단일 칩으로 제작하는 단계를 구비하고,
상기 (b) 단계의 PSS는 선택된 지지기판(SSS) 상부에 희생층, 제2 히트 씽크층 및 제2 본딩층이 순차적으로 적층 형성되는 것이 바람직하다.
전술한 특징을 갖는 반도체 발광소자의 제조 방법에 있어서, 상기 (a) 단계에서의 상기 반도체 다층 발광구조체는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 상기 반도체 다층 발광구조체 박막을 이루는 각 층은 Inx(GayAl1-y)N (1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것이 바람직하다.
전술한 특징을 갖는 반도체 발광소자의 제조 방법에 있어서, 상기 (g) 단계의 최종적인 단일 칩을 제작하는 단계는
(g1) PSS의 정반대 방향에 유기 또는 무기 본딩 물질로 형성된 임시적인 지지기판(temporary supporting substrate)을 부착하는 단계와,
(g2) 상기 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 선택하여 상기 희생층을 열-화학분해 반응, 기계적 충격에 의한 희생층의 박리, 화학-기계적 연마, 또는 화학적 습식 식각 공정을 이용하여 상기 SSS를 분리 제거시키는 단계와,
(g3) 만약 상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 전기 전도성 지지대의 두께가 구조적으로 안정하게 충분한 두께인 경우, 별도의 지지대 접합 공정 없이 상기 결과물을 수직방향으로 절단하는 단계를 구비하여, 단일 칩의 반도체 발광소자를 완성한다.
전술한 특징을 갖는 반도체 발광 소자의 제조 방법에 있어서, 상기 (g) 단계의 최종적인 단일 칩을 제작하는 단계는
(g1) PSS의 정반대 방향에 유기 또는 무기 본딩 물질로 형성된 임시적인 지지기판(temporary supporting substrate)을 부착하는 단계와,
(g2) 상기 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 선택하여 상기 희생층을 열-화학분해 반응, 기계적 충격에 의한 희생층의 박리, 화학-기계적 연마, 또는 화학적 습식 식각 공정을 이용하여 상기 SSS를 분리 제거시키는 단계와,
(g3) 만약 이중 히트 씽크층(double heat-sinking layer)으로 구성된 전기 전도성 지지대의 두께가 구조적으로 불안정하게 불충분한 두께인 경우, 금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 별도의 본딩층을 형성하고, 상기 별도의 본딩층을 이용하여 서브마운트(submount)를 상기 제2 히트 씽크층에 접합(bonding)시키는 단계와,
(g4) 상기 결과물을 수직방향으로 절단하는 단계를 구비하여 단일 칩의 반도체 발광소자를 완성하며, 상기 서브마운트는 열적 또는 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil), 또는 Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu, Cu/Si/Cu 등의 라미네이트 구조로 형성되는 것이 바람직하다.
본 발명의 특징에 따른 PSS 를 이용한 반도체 발광소자는,
이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support),
상기 지지대(support) 상부에 형성된 전기 전도성 다층막,
상기 전기 전도성 다층막 상부에 형성된 반사성 제2 오믹접촉 전극과 기능성 박막,
상기 반사성 제2 오믹접촉 전극과 기능성 박막 상부에 형성된 반도체 다층 발광구조체 박막,
상기 반도체 다층 발광구조체 박막 상부에 형성된 제1 오믹접촉 전극,
상기 기능성 박막과 구조적으로 연결되고 상기 반도체 다층 발광구조체 박막을 부분 또는 완전히 보호하고 있는 측면 패시베이션 박막을 구비하고,
상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대는 제1 히트 씽크층과 제2 히트 씽크층 사이에 본딩층을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되는 것이 특징이다.
또 다른 한편으로, 본 발명의 따른 또 다른 반도체 발광소자는,
이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support),
상기 지지대(support) 상부에 형성된 전기 전도성 다층막,
상기 전기 전도성 다층막 상부에 형성된 반사성 제2 오믹접촉 전극과 기능성 박막,
상기 반사성 제2 오믹접촉 전극과 기능성 박막 상부에 형성된 반도체 다층 발광구조체 박막,
상기 반도체 다층 발광구조체 상부에 형성된 제1 오믹접촉 전극,
상기 기능성 박막과 구조적으로 연결되고 상기 반도체 다층 발광구조체를 부분 또는 완전히 보호하고 있는 측면 패시베이션 박막을 구비하고,
제1 또는 제2 오믹접촉 전극이 접촉 형성되는 반도체 발광구조체 상면에 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비하고,
상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)는 제1 히트 씽크층과 제2 히트 씽크층 사이에 본딩층을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되는 것이 특징이다.
또 다른 한편으로, 본 발명의 따른 또 다른 반도체 발광소자는,
서브마운트(submount),
상기 서브마운트 상부에 별도의 본딩층에 의해 연결된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support),
상기 지지대(support) 상부에 형성된 전기 전도성 다층막,
상기 전기 전도성 다층막 상부에 형성된 반사성 제2 오믹접촉 전극과 기능성 박막,
상기 반사성 제2 오믹접촉 전극과 기능성 박막 상부에 형성된 반도체 다층 발광구조체 박막,
상기 반도체 다층 발광구조체 박막 상부에 형성된 제1 오믹접촉 전극,
상기 기능성 박막과 구조적으로 연결되고 상기 반도체 다층 발광구조체 박막을 부분 또는 완전히 보호하고 있는 측면 패시베이션 박막을 구비하고,
상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대는 제1 히트 씽크층과 제2 히트 씽크층 사이에 본딩층을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되는 것이 특징이다.
또 다른 한편으로, 본 발명의 따른 또 다른 반도체 발광소자는,
서브마운트(submount),
상기 서브마운트 상부에 별도의 본딩층에 의해 연결된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support),
상기 지지대(support) 상부에 형성된 전기 전도성 다층막,
상기 전기 전도성 다층막 상부에 형성된 반사성 제2 오믹접촉 전극과 기능성 박막,
상기 반사성 제2 오믹접촉 전극과 기능성 박막 상부에 형성된 반도체 다층 발광구조체 박막,
상기 반도체 다층 발광구조체 상부에 형성된 제1 오믹접촉 전극,
상기 기능성 박막과 구조적으로 연결되고 상기 반도체 다층 발광구조체를 부분 또는 완전히 보호하고 있는 측면 패시베이션 박막을 구비하고,
제1 또는 제2 오믹접촉 전극이 접촉 형성되는 반도체 발광구조체 상면에 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비하고,
상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)는 제1 히트 씽크층과 제2 히트 씽크층 사이에 본딩층을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되는 것이 특징이다.
이상과 같이, 본 발명은 제1 및 2 오믹접촉 전극을 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체의 상/하면에 각각 위치시켜 웨이퍼 당 발광소자인 LED 칩 생산량을 향상하고, 최초 성장기판을 분리함으로서 열발산과 정전기 충격 방지가 효율적으로 이루어지는 수직구조의 발광소자인 LED를 용이하게 제조할 수 있는 장점이 있다. 또한 본 발명은 레이저 리프트 오프 공정을 이용하여 상기 사파이어 성장기판을 분리하기 전에, 준비된 지지기판을 웨이퍼 휨(wafer warpage)이 전혀 없는 웨이퍼 본딩을 함으로서 레이저 리프트 오프 공정을 이용하여 사파이어 성장기판을 그룹 3-5족 질화물계 반도체 다층 발광구조체로부터 분리 시에 그룹 3-5족 질화물계 반도체층들이 받게 될 응력을 줄여 그룹 3-5족 질화물계 반도체의 마이크로 크랙이나 깨짐, 그룹 3-5족 질화물계 반도체 박막이 웨이퍼 본딩 물질로 분리되는 손실을 최소화하였다.
또한 상기 준비된 지지기판 상부에 그룹 3-5족 질화물계 반도체 다층 발광구조체로 발광소자를 제작할 때, 열처리 및 측면 패시배이션 박막 등의 후속공정을 자유롭게 할 수 있어, 그 결과 열적 및 기계적 손상이 전혀 없는 고 신뢰성 발광소자를 얻을 수 있다. 또한, 상기 준비된 지지기판 상부에 제작된 고 신뢰성 발광소자를 단일화된 칩 공정을 할 때, 기존의 기계 및 레이저 가공 보다는 습식 식각 공정을 이용할 수 있기 때문에 종래의 지지기판으로 웨이퍼 본딩 공정에서는 달성할 수 없었던 칩 수율과 생산성을 크게 향상시킬 수 있다는 장점이 있다.
상기 "준비된 지지기판(PSS)"은 양호한 웨이퍼 본딩을 통한 양질의 질화물계 반도체 단결정 다층 박막을 얻게 할 수 있을 뿐만이 아니라, 성장기판인 사파이어 분리 후에 행해지는 모든 후속공정(post-processing)을 자유롭게 할 수 있으며, 그 결과, 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대를 갖춘 고성능 수직구조의 그룹 3-5족 질화물계 발광소자인 LED를 제작하는데 반드시 필요하다.
또한, 본 발명에서는 창안된 " 준비된 지지기판(PSS) " 웨이퍼 상부에 제작된 많은 단일화된 발광소자(LED)를 기계적 연마인 소잉(sawing) 또는 레이저 절단(laser scribing) 등의 몇몇 기계적인 가공 없이도, 준비된 지지기판(PSS) 상부에 형성시킨 희생층(sacrificial layer)을 이용해서 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대를 갖춘 단일 칩 형태의 고성능 수직구조의 발광소자를 제작할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 준비된 지지기판(PSS), 수직구조의 그룹 3-5족 질화물계 반도체 발광소자 및 그 제조 방법을 순차적으로 설명한다.
준비된 지지기판( PSS )
이하, 도 4를 참조하여 본 발명의 바람직한 실시예에 따른 PSS의 구조 및 제조 과정을 순차적으로 설명한다.
도 4의 (a)는 본 발명의 바람직한 실시예에 따른 PSS를 도시한 단면도이다.
도 4의 (a)를 참조하면, PSS(40)는 선택된 지지기판(selected supporting substrate: 이하 'SSS'라 한다;400), 희생층(sacrificial layer;410), 히트 씽크층(heat-sinking layer;420), 본딩층(bonding layer;430)을 구비한다.
전술한 구조를 갖는 PSS(400)의 제조 공정은 a. 선택된 지지기판(selected supporting substrate: SSS) 준비; b. 희생층(sacrificial layer) 형성; c. 히트 씽크층(heat-sinking layer) 형성; d. 본딩층(bonding layer) 형성하는 공정 단계들을 포함한다. 도 4의 (a)에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 PSS(40)는 SSS(400)의 상부에 기본적으로 세층(tri-layer)으로 구성되어 있다. 즉, SSS(400)의 상부에 희생층(410), 히트 씽크층(420), 본딩층(430)이 순차적으로 적층 형성되어 있다. 이하, 전술한 PSS의 구조 및 제조 공정에 대하여 구체적으로 설명한다.
상기 선택된 지지기판(SSS;400)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 5ppm 이하인 물질이 바람직하며, 일예로 사파이어(Al2O3), SiC, Ge, GaAs, SiGe, Si, 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, Si-Al, 유리(glass) 등의 단결정, 다결정, 또는 비정 질 기판의 웨이퍼로 이루어진다.
상기 선택된 지지기판(400)은 최초 성장기판으로부터 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체 박막을 강한 에너지원인 레이저 빔을 이용하여 분리(LLO), 또는 다른 공정을 통해 분리(separation) 할 때, 분리된 수 마이크론미터 두께를 지닌 단결정 다층 발광구조체 박막의 손상을 최소화하기 위해서 필요한 기계적인 충격 흡수(relief of mechanical impact) 및 지지대(support) 역할을 한다.
특히, 상기 지지기판(SSS)을 선정할 때는 최종적으로 제작하고자 하는 단일화된 수직구조의 발광소자인 LED 제작 공정에 따라서 적절하게 선택돼야 한다. 다시 말하자면, 최초 성장기판으로부터 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체 박막을 분리하기 전에 PSS을 제1 웨이퍼와 접합하는 웨이퍼 본딩(wafer bonding)을 수행하는데, 이때 웨이퍼 본딩 후에 접합된 웨이퍼가 열적 물성(즉, 열팽창 계수)으로 인해서 웨이퍼 휨(wafer warpage)이 주로 발생한다. 따라서 이러한 웨이퍼 휨 현상을 최소화하기 위해서, SSS는 최초 성장기판과의 열팽창 계수가 동일 또는 5ppm 이하 차이를 갖는 사파이어(Al2O3), SiC, Ge, GaAs, SiGe, Si, 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, Si-Al, 유리(glass) 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼가 바람직하다.
상기 희생층(sacrificial layer;410)은 강한 에너지원인 레이저 빔을 이용하여 SSS(400)을 최종적으로 완성된 발광소자인 LED 칩으로부터 분리 제거하는데 필요한 물질층로서, GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, In2O3, Si3N4, SiO2, BeMgO, MgZnO 등을 포함한 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다 결정, 또는 비정질 상의 물질이 바람직하며, Si 단결정, 다결정, 또는 비정질 상의 물질도 가능하다.
또 다른 한편, 상기 희생층은 화학적 식각(etch) 공정을 통해 SSS(400)을 최종적으로 완성된 발광소자인 LED 칩으로부터 분리 제거하는데 필요한 물질층로서, 금속, 합금, 고용체, 산화물, 질화물, 또는 고온성 유기물도 가능하다.
상기 희생층(410)은 상기 선택된 지지기판(SSS)의 특성과 최종적으로 제작하고자 하는 단일화된 수직구조의 발광소자인 LED 구조에 따라 조성 물질이 선택돼야 한다.
상기 히트 씽크층(heat-sinking layer;420)은 상기 최종적으로 제작된 단일화된 수직구조의 발광소자인 LED 구동시 발생하는 다량의 열을 외부로 원활하게 발산시켜 주는 동시에 상/하층의 강한 접합 및 지지대(support) 역할을 한다. 따라서, 상기 히트 씽크층(420)은 열적 및 전기적인 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성하는 것이 바람직하며, 여러 물리-화학적인 증착(CVD 또는 PVD) 방법에 의해서 형성될 수 있으나, 우선적으로 전기도금(electro plating 또는 electroless plating) 방법에 의해서 행하는 것이 더 바람직하다.
상기 본딩층(bonding layer;430)은 3-5족 질화물계 반도체 단결정 다층 박막이 적층 성장된 사파이어 성장기판인 제1 웨이퍼와 상기 준비된 지지기판(PSS)을 접합(bonding)시키기 위해서 형성하는 물질층으로서, Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
도 4의 (b) 내지 (f)는 본 발명의 바람직한 실시예에 따른 PSS의 다양한 실시형태들을 예시적으로 도시한 적층 단면도들이다. 도 4의 (a) 및 (d)는 패터닝되지 않은 PSS의 실시 형태들을 예시적으로 도시한 단면도들이며, 도 4의 (b), (c), (e), (f)는 패터닝된 PSS의 실시 형태들을 예시적으로 도시한 단면도들이다. 도 4의 (b)는 본딩층과 히트 씽크층을 패터닝한 PSS이며, 도 4의 (c)는 본딩층, 히트 씽크층 및 희생층까지 패터닝한 PSS이다. 도 4의 (d)는 히트 씽크층(422)이 소정 이상의 두께를 갖도록 형성한 PSS이며, 도 4의 (e) 및 (f)은 두꺼운 히트 씽크층을 갖는 PSS를 패터닝한 실시형태들을 도시하고 있다.
도 4의 (b), (c), (e), (f)에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 PSS는 본딩층과 히트 씽크층 또는 본딩층, 히트 씽크층 및 희생층을 패터닝함으로써, 향후 SSS(400)의 제거 공정을 용이하게 할 수 있게 한다.
PSS 를 이용한 고성능 수직구조의 반도체 발광소자의 제1 실시예
이하, 본 발명에 따른 PSS를 이용한 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 고성능 수직구조의 반도체 발광소자의 제1 실시예의 구조 및 그 제조 방법을 설명한다.
도 5는 본 발명의 제1 실시예에 따른 PSS를 이용한 고성능 수직구조의 반도체 발광소자를 도시한 단면도이다. 도 5에 도시된 반도체 발광소자는 상대적으로 두꺼운 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 발광소자이다.
도 5에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자는, 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11) 상부에 전기 전도성 다층막(5, 6), 반사성 제2 오믹접촉 전극(3)과 기능성 박막(4), 반도체 다층 발광구조체(2), 제1 오믹접촉 전극(13), 및 측면 패시베이션 박막(12)으로 형성되고,
상기 측면 패시베이션 박막(12)는 상기 기능성 박막(4)과 구조적으로 연결되고 상기 반도체 다층 발광구조체(2)를 부분 또는 완전히 보호하고 있으며, 상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)는 제1 히트 씽크층(9a)과 제2 히트 씽크층(9b) 사이에 본딩층(10)을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되어 있다.
상기 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b)은 열적 및 전기적으로 전도율이 높은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 성분들 중 적어도 한 성분 이상 포함하고 있는 금속, 합금, 또는 복합체로 이루어지는가 바람직하다.
또한 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b) 사이에 존재하는 본딩층(10)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
상기 반도체 다층 발광구조체(2)는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 상기 반도체 다층 발광구조체 박막을 이루는 각 층은 Inx(GayAl1-y)N (1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것이 바람직하다.
이하, 도 6 내지 도 15를 참조하여, 본 실시예에 따라 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 고성능 수직구조의 반도체 발광소자의 제조 공정을 순차적으로 설명한다.
본 실시예에 따른 PSS를 이용한 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 고성능 수직구조의 반도체 발광소자의 제조 공정은,
최초 성장기판의 상부에 적층 성장된 반도체 다층 발광구조체 박막 상부에 제1 히트 씽크층 및 제1 본딩층이 형성시킨 제1 웨이퍼 준비하는 단계(도 6, 도 8A),
제2 히트 씽크층 및 제2 본딩층을 형성시킨 준비된 지지기판(PSS)인 제2 웨이퍼 준비하는 단계(도 7, 도 8B),
상기 제1 웨이퍼와 상기 제2 웨이퍼를 웨이퍼 대 웨이퍼로 본딩하는 단계(도 9),
상기 본딩된 결과물로부터 제1 웨이퍼의 최초 성장기판을 분리하는 단계(도 10),
상기 본딩된 결과물로부터 단일 칩을 제조하기 위한 반도체 다층 발광구조체 박막을 아이솔레이션(isolation)하는 단계(도 11),
상기 본딩된 결과물로부터 측면 패시배이션과 제1 오믹접촉 전극을 형성하여 칩을 완성하는 단계(도 12),
상기 본딩된 결과물로부터 준비된 지지기판인 제2 웨이퍼의 SSS를 분리하는 단계(도 13), 및
상기 본딩된 결과물로부터 수직방향으로 절단하여 단일 칩으로 제작하는 단계(도 14, 도 15) 공정을 포함한다.
이하, 전술한 각 단계 공정들에 대하여 최초 성장기판인 사파이어 실시예로서 구체적인 설명을 한다.
도 6은 제1 웨이퍼를 준비하는 단계로서, 최초 성장기판인 사파이어 상부에 반도체 다층 발광구조체 박막을 적층 성장시킨 후, 반사성 제2 오믹접촉 전극, 기능성 박막, 및 전기 전도성 다층막이 순차적으로 적층 형성한 단면도이다.
도 6A, 6B, 및 6C를 참조하면, 그룹 3-5족 질화물계 반도체로 구성된 다층 발광구조체 박막을 LLO 공정을 적용하여 성장기판으로부터 분리(lift-off)하기 위해서, 양질의 반도체 단결정 다층 박막을 반드시 투명한 사파이어(transparent sapphire) 성장기판(1)에 적층 성장한다. 가장 일반적인 그룹 3-5족 질화물계 반도체 박막 성장장비인 MOCVD 및 MBE 시스템을 사용하여, 최초 성장기판 사파이어(1) 상부에 발광소자의 기본적인 다층 발광구조체 박막(2)인 저온 및 고온 버퍼층(low and high temperature buffering layer), n형 반도체 클래드층(n-type semiconductor cladding layer), 발광 활성층(light-emitting active layer), p형 반도체 클래드층(p-type semiconductor cladding layer)을 순차적으로 적층 성장한다(도 6A).
다음, 다층 발광구조체 박막(2)의 최상층부인 p형 반도체 클래드층 상부에 반사성 제2 오믹접촉 전극(3) 및 기능성 박막(4)을 형성하고, 제1 전기 전도성 박 막(5)을 상기 반사성 제2 오믹접촉 전극(3) 일부 영역 상부에 형성한다(도 6B). 더 나아가서, 반사성 제2 오믹접촉 전극(3) 및 기능성 박막(4)을 다층 발광구조체 박막(2)의 최상층부인 p형 반도체 클래드층 상부에 형성하기에 앞서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비하는 것이 바람직하다.
다음, 상기 기능성 박막(4) 및 제1 전기 전도성 박막(5) 상부에 물질 간 접합을 강화하기 위한 접합강화층(adhesion-enhancing layer) 및 확산장벽층(diffusion barrier layer)을 포함한 제2 전기 전도성 박막(6)을 연속적으로 적층 형성한다(도 6C).
또한 도 6에서 도시되지 않았지만, 경우에 따라서는 다수개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식 식각(dry etch) 공정을 이용해서 단일 칩을 만들기 위해서 반도체 다층 발광구조체(2)의 발광 활성층보다 더 깊게까지 트렌치(trench)를 형성시키는 것이 적용 가능하다.
상기 반도체 다층 발광구조체(2) 상부에 적층 형성된 반사성 제2 오믹접촉 전극(3)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 기능성 박막(4)은 SiO2, SiNx, AlN, ITO, Al2O3, MgF, SnO2, ZnO2 등을 비롯한 투명한 산화물(transparent oxide), 투명한 질화물(transparent nitride), 또는 투명한 불화물(transparent floride)로 형성된다. 더 나아가서, 상 기 기능성 박막(4)은 ODR(omni-directional reflector) 및 DBR(distributed Bragg reflector) 구조를 갖는 것이 바람직하다.
상기 제1 및 제2 전기 전도성 박막(5, 6)은 Au, Al, Ag, Rh, Ru, Ir, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN, TiWN 중 적어도 하나 이상을 포함하는 물질층으로 이루어지는 것이 바람직하다.
상기 최초 성장기판인 투명한 사파이어(1) 상부에 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 장비를 이용하여 적층 성장된 그룹 3-5족 질화물계 반도체 박막은 Inx(GayAl1-y)N(1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 것이 바람직하며, 상기 발광소자의 다층 발광구조체 박막(2)은 사파이어 성장기판(1) 상부에 600℃ 이하의 온도에서 직접적으로 적층 성장한 저온 버퍼층(low-temperature buffering layer)을 비롯한 고온 버퍼층(high-temperature buffering layer), 실리콘(Si)이 도핑된 n형 반도체 클래드층(Si-doped semiconductor cladding layer), 반도체 발광 활성층(semiconductor light-emitting active layer), 마그네슘(Mg)이 도핑된 p형 반도체 클래드층(Mg-doped semiconductor cladding layer)이 순차적으로 다층구조체로 적층 성장되며, 상기 고온 버퍼층은 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체인 것이 바람직하다. 상기 발광 활성층은 Inx(GayAl1-y)N의 장벽층과 Inx(GayAl1-y)N의 우물층으로 이루어진 단일 양자 우물(single quantum well; SQW) 구조 또는, 다중 양자 우물(multi quantum well; MQW) 구조일 수 있으며, 발광 활성층의 In, Ga, Al의 조성비를 조절함으로써 InN(~0.7eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.2eV) 밴드갭을 갖는 단파장의 발광소자까지 자유롭게 제작할 수 있다. 우물층은 장벽층보다 밴드갭(band gab)을 낮게 하여 캐리어인 전자 및 정공이 우물에 모이도록 하는 것이 내부양자효울 향상을 위해 바람직하며, 특히, 발광특성을 향상시키고 순방향 구동전압을 낮추기 위하여 우물층, 장벽층 중 적어도 어느 한 곳에 Si 또는 Mg을 도핑(doping)할 수 있다.
도 7은 PSS인 제2 웨이퍼를 준비하는 단계로서, 선택된 지지기판(SSS;7) 상부에 희생층(sacrificial layer;8)이 적층 형성되어 있는 단면도이다.
더욱더 상세하게 설명하면, 상기 SSS(7)는 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 5ppm 이하인 물질이 바람직한 사파이어(Al2O3), SiC, Ge, GaAs, SiGe, Si, 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, Si-Al, 유리(glass) 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼 중 하나로 형성된다.
상기 SSS(7) 상부에 형성된 희생층(8)은 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정 또는 비정질상의 화합물로서, 일예로 GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, In2O3, Si3N4, SiO2, BeMgO, MgZnO 등으로 이루어지며, 또 다른 한편, 상기 희생층은 화학적 식각(etch) 공정을 통해 SSS을 최종적으로 완성된 발광소자인 LED 칩으로부터 분리 제거하는데 필요한 물질로서, 금속, 합금, 고용체, 산화물, 질화물, 또는 고온성 유기물도 적용 가능하다.
도 8은 도 6 및 도 7에서 각각 준비된 제1 및 제2 웨이퍼 상부에 제1 및 제2 히트 씽크층과 본딩층이 형성된 단면도이다.
도 8A를 참조하면, 도 6에서 준비된 제1 웨이퍼의 제2 전기 전도성 박막(6) 상부에 제1 히트 씽크층(9a) 및 본딩층(10a)이 순차적으로 적층 형성된다.
또한 도 8B를 참조하면, 도 7에서 준비된 제2 웨이퍼의 희생층(8) 상부에 제1 히트 씽크층(9b) 및 본딩층(10b)이 순차적으로 적층 형성된다.
상기 제1 및 제2 히트 씽크층(9a, 9b)은 열적 및 전기적으로 전도율이 높은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 금속들 중 적어도 한 성분 이상 포함하고 있는 금속, 합금, 또는 복합체로 이루어지는 것을 특징으로 하며, 물리적 또는 화학적인 증착 방법 이외에도 히트 씽크층(9a, 9b)은 전기도금(electro plating 또는 electroless plating) 방법을 통해서 행하는 것이 더 바람직하다.
상기 희생층(10a, 10b)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
도 9는 준비된 제1 및 제2 웨이퍼를 웨이퍼 대 웨이퍼로 본딩시킨 단면도이다.
도 9를 참조하면, 웨이퍼 본딩은 열-압축(thermo-compressive) 방법에 의해서 제1 웨이퍼 또는 제2 웨이퍼 상부에 형성된 본딩층(10a 또는 10b)을 이용하여 접합(bonding)한다. 상기 웨이퍼 본딩 공정에서의 열-압축 본딩은 100℃ 이상의 온 도에서 1Mpa 내지 200Mpa의 압력에서 수행되는 것이 바람직하다.
도 9에서 보인 바와 같이, 웨이퍼 본딩층(10)에 의해서 제1 및 제2 히트 씽크층(9a, 9b)이 연결되어 하나의 지지대(support; 11)로서 역할을 한다.
도 10은 제1 및 제2 웨이퍼가 본딩된 결과물로부터 최초 성장기판인 사파이어를 분리시킨 단면도이다.
도 10을 참조하면, LLO 기술을 이용하여 최초 성장기판인 사파이어(1)을 분리시킨다. 최초 성장기판(1)을 분리시키기 위하여, 강한 에너지원인 레이저 빔(laser beam)을 투명한 사파이어 후면(back-side)을 통해서 조사시키면, 반도체 단결정 다층 발광구조체(2)와 사파이어(1) 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 질화갈륨(GaN)의 열화학 분해(thermo-chemical dissolution) 반응에 의해서 최초 성장기판인 사파이어(1)가 분리(lift-off)된다.
최초 성장기판(1)인 투명한 사파이어 분리(lift-off)는 우선적으로 강한 에너지원인 레이저 빔을 투명한 사파이어 후면(back-side)을 조사시켜 열화학 분해 반응을 통해서 하는 것이 바람직하며, 이때 공기에 노출되는 그룹 3-5족 질화물계 반도체 박막의 표면을 H2SO4, HCl, KOH, BOE 중 적어도 어느 하나 이상으로 30℃ 내지 200℃ 온도에서 처리하는 단계를 포함하는 것이 바람직하다. 또한 추가로 기계-화학적 연마(mechanical-chemical polishing)와 연이은 습식 식각을 통해서 최초 성장기판(600)를 완전히 제거하는 것도 바람직하다. 상기 사파이어 성장기판(600)의 습식 식각은 황산(H2SO4), 크롬산 (CrO3), 인산(H3PO4), 갈륨(Ga), 마그 네슘(Mg), 인듐(In), 알루미늄(Al) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각 용액으로 수행되는 것이 바람직하다. 상기 습식 식각 용액의 온도는 200℃ 이상인 것이 더욱 바람직하다.
도 11은 최초 성장기판인 사파이어가 분리된 후, 대기에 노출된 반도체 다층 발광구조체를 단일 칩의 디멘젼(dimension)과 형상(shape)으로 아이솔레이션(isolation) 공정을 행한 후의 단면도이다.
도 11을 참조하면, 건식 또는 습식 식각 공정을 이용하여 적어도 기능성 박막(4)이 대기에 노출될 때까지 반도체 다층 발광구조체(2)를 식각(etch)한다.
도 12는 측면 패시베이션 박막과 제1 오믹접촉 전극이 형성된 단면도이다.
도 12를 참조하면, 웨이퍼 클리닝(cleaning)을 비롯한 발광소자의 측면 패시배이션(side passivation; 12)과 제1 오믹접촉 전극(13) 물질을 형성한 다음에 열처리 등의 후속공정을 행한다.
더욱 상세하게 설명하면, 반도체 다층 발광구조체(2)인 버퍼층 또는 n형 반도체 클래드층 상부에 제1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제1 오믹접촉 전극(13)을 형성시키고, Si3N4, SiO2, 또는 각종 전기 절연성 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시배이션(passivation)하는 단계를 추가적으로 포함하는 것이 더욱 바람직하다.
또한 상기 제1 오믹접촉 전극(13)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
도 13은 본딩된 결과물로부터 준비된 지지기판(PSS)인 제2 웨이퍼의 SSS를 분리하는 단면도이다.
도 13을 참조하면, PSS의 SSS(7)가 광학적으로 투명한 경우에 SSS(7) 분리시키기 위하여, 강한 에너지원인 레이저 빔(laser beam)을 투명한 SSS 후면(back-side)을 통해서 조사시키면, 희생층(8)과 투명한 SSS(7) 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 희생층(8) 물질의 열화학 분해(thermo-chemical dissolution) 반응 또는 기계적 충격에 의한 박리(separation)에 의해서 준비된 지지기판(PSS)의 SSS(1)가 분리(lift-off)된다.
준비된 지지기판(PSS)의 투명한 SSS(7) 분리(lift-off)는 우선적으로 강한 에너지원인 레이저 빔을 투명한 SSS(7) 후면(back-side)을 조사시켜 열화학 분해 반응 또는 기계적 충격에 의한 박리(separation)를 통해서 하는 것이 바람직하며, 이때 공기에 노출되는 희생층(8) 잔류물(residues)을 H2SO4, HCl, KOH, BOE 을 비롯한 각종 산(acid), 염기(base), 염(salt) 용액으로 30℃ 내지 200℃ 온도에서 처리하는 단계를 포함하는 것이 바람직하다. 또한 추가로 기계-화학적 연마(mechanical-chemical polishing)와 연이은 습식 식각을 통해서 SSS(7)를 완전히 제거하는 것도 바람직하다.
도 14는 단일 칩을 제조하는 단계를 보인 단면도이다.
도 14를 참조하면, 단일 칩 모양으로 아이솔레이션된 측면 패이베이션 박막(12) 사이를 레이저 절단(laser scribing) 또는 소잉(sawing) 등의 기계적 절단 공정(20)을 이용하여 단일 칩을 완성한다. 이때, 반도체 다층 발광구조체(2) 내의 미세한 크랙(crack)을 비롯한 기계적 충격과 상기 레이저 절단과 소잉 공정으로부터 발생하는 다량의 열로 인해서 열화(thermal degradation)되는 것에 주의를 기울여야 한다.
도 15는 최종적으로 완성된 단일 칩을 보인 단면도이다.
도 15를 참조하면, 최종적으로 완성된 단일 칩들은 이중 히트 씽크층(9a, 9b)으로 구성된 지지대(11) 상부에 구조적으로 안정하게 형성되어 있다.
PSS 를 이용한 고성능 수직구조의 반도체 발광소자의 제2 실시예
이하, 본 발명에 따른 PSS를 이용한 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 고성능 수직구조의 반도체 발광소자의 제2 실시예의 구조 및 그 제조 방법을 설명한다.
도 16은 본 발명의 제2 실시예에 따른 PSS를 이용한 고성능 수직구조의 반도체 발광소자를 도시한 단면도이다. 도 16에 도시된 반도체 발광소자는 상대적으로 두꺼운 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 발광소자이다.
도 16에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자는, 이 중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11) 상부에 전기 전도성 다층막(5, 6), 반사성 제2 오믹접촉 전극(3)과 기능성 박막(4), 반도체 다층 발광구조체(2), 제1 오믹접촉 전극(13), 및 측면 패시베이션 박막(12)으로 형성되고,
상기 측면 패시베이션 박막(12)는 상기 기능성 박막(4)과 구조적으로 연결되고 상기 반도체 다층 발광구조체(2)를 부분 또는 완전히 보호하고 있으며, 상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)는 제1 히트 씽크층(9a)과 제2 히트 씽크층(9b) 사이에 본딩층(10)을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되어 있다.
상기 반도체 다층 발광구조체(2) 상부에 제1 오믹접촉 전극을 형성하기에 앞서, 표면 요철(surface texture) 또는 표면 패터닝(surface patterning) 공정을 통한 광추출 구조층(light-extracting structured layer; 14)이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer; 14)를 구비하고 있다.
상기 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b)은 열적 및 전기적으로 전도율이 높은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 성분들 중 적어도 한 성분 이상 포함하고 있는 금속, 합금, 또는 복합체로 이루어지는가 바람직하다.
또한 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b) 사이에 존재하는 본딩층(10)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
상기 반도체 다층 발광구조체(2)는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 상기 반도체 다층 발광구조체 박막을 이루는 각 층은 Inx(GayAl1-y)N (1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것이 바람직하다.
도 16에 도시된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)를 갖춘 반도체 발광소자 제조 공정은 본 발명의 도 5 내지 도 16에서 도시된 공정에 따라서 수행한다.
PSS 를 이용한 고성능 수직구조의 반도체 발광소자의 제3 실시예
이하, 본 발명에 따른 PSS를 이용한 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 고성능 수직구조의 반도체 발광소자의 제3 실시예의 구조 및 그 제조 방법을 설명한다.
도 17은 본 발명의 제3 실시예에 따른 PSS를 이용한 고성능 수직구조의 반도체 발광소자를 도시한 단면도이다. 도 17에 도시된 반도체 발광소자는 상대적으로 얇은 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 발광소자이다.
도 17에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자는, 서브마운트(16)와 별도의 본딩층(15)으로 연결된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11) 상부에 전기 전도성 다층막(5, 6), 반사성 제2 오믹접촉 전극(3)과 기능성 박막(4), 반도체 다층 발광구조체(2), 제1 오믹접촉 전극(13), 및 측면 패시베이션 박막(12)으로 형성되고,
상기 측면 패시베이션 박막(12)는 상기 기능성 박막(4)과 구조적으로 연결되고 상기 반도체 다층 발광구조체(2)를 부분 또는 완전히 보호하고 있으며, 상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)는 제1 히트 씽크층(9a)과 제2 히트 씽크층(9b) 사이에 본딩층(10)을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되어 있다.
상기 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b)은 열적 및 전기적으로 전도율이 높은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 성분들 중 적어도 한 성분 이상 포함하고 있는 금속, 합금, 또는 복합체로 이루어지는가 바람직하다.
또한 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b) 사이에 존재하는 본딩층(10)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
상기 서브마운트(16)는 열적 또는 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil), 또는 Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu, Cu/Si/Cu 등의 라미네이트 구조로 형성되는 것이 바람직하다.
또한 상기 서브마운트(16)와 제2 히트 씽크층(9b) 사이에 존재하는 본딩층(15)은 금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 것이 바람직하다.
상기 반도체 다층 발광구조체(2)는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 상기 반도체 다층 발광구조체 박막을 이루는 각 층은 Inx(GayAl1-y)N (1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것이 바람직하다.
도 17에 도시된 서브마운트(16)에 별도의 본딩층(15)에 의해 연결된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)를 갖춘 반도체 발광소자 제조 공정은 본 발명의 도 5 내지 도 16에서 도시된 공정에 따라서 수행한다.
PSS 를 이용한 고성능 수직구조의 반도체 발광소자의 제4 실시예
이하, 본 발명에 따른 PSS를 이용한 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 고성능 수직구조의 반도체 발광소자의 제4 실시예의 구조 및 그 제조 방법을 설명한다.
도 18은 본 발명의 제4 실시예에 따른 PSS를 이용한 고성능 수직구조의 반도체 발광소자를 도시한 단면도이다. 도 18에 도시된 반도체 발광소자는 상대적으로 얇은 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support)를 갖춘 발광소자이다.
도 18에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자는, 서브마운트(16)와 별도의 본딩층(15)으로 연결된 이중 히트 씽크층(double heat- sinking layer)으로 구성된 지지대(11) 상부에 전기 전도성 다층막(5, 6), 반사성 제2 오믹접촉 전극(3)과 기능성 박막(4), 반도체 다층 발광구조체(2), 제1 오믹접촉 전극(13), 및 측면 패시베이션 박막(12)으로 형성되고,
상기 측면 패시베이션 박막(12)은 상기 기능성 박막(4)과 구조적으로 연결되고 상기 반도체 다층 발광구조체(2)를 부분 또는 완전히 보호하고 있으며, 상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)는 제1 히트 씽크층(9a)과 제2 히트 씽크층(9b) 사이에 본딩층(10)을 도입시켜 웨이퍼 본딩(wafer bonding) 공정에 의해 형성되어 있다.
상기 반도체 다층 발광구조체(2) 상부에 제1 오믹접촉 전극을 형성하기에 앞서, 표면 요철(surface texture) 또는 표면 패터닝(surface patterning) 공정을 통한 광추출 구조층(light-extracting structured layer; 14)이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer; 14)를 구비하고 있다.
상기 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b)은 열적 및 전기적으로 전도율이 높은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 성분들 중 적어도 한 성분 이상 포함하고 있는 금속, 합금, 또는 복합체로 이루어지는가 바람직하다.
또한 제1 히트 씽크층(9a) 및 제2 히트 씽크층(9b) 사이에 존재하는 본딩층(10)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어 지는 것이 바람직하다.
상기 서브마운트(16)는 열적 또는 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil), 또는 Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu, Cu/Si/Cu 등의 라미네이트 구조로 형성되는 것이 바람직하다.
또한 상기 서브마운트(16)와 제2 히트 씽크층(9b) 사이에 존재하는 본딩층(15)은 금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 것이 바람직하다.
상기 반도체 다층 발광구조체(2)는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 상기 반도체 다층 발광구조체 박막을 이루는 각 층은 Inx(GayAl1-y)N (1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것이 바람직하다.
도 18에 도시된 서브마운트(16)에 별도의 본딩층(15)에 의해 연결된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(11)를 갖춘 반도체 발광소자 제조 공정은 본 발명의 도 5 내지 도 16에서 도시된 공정에 따라서 수행한다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 특히 사파이어 성장기판 상부에 그룹 3-5족 질화물계 반도체를 성장함으로써 제작되는 호모에피택셜 그룹 3-5족 질화물계 반도체 성장기판, 그룹 3-5족 질화물계 반도체 다층 박막을 이용한 수직 구조의 레이저다이오드(laser diode) 및 트랜지스터(transistor) 등을 포함한 각종 광전자 소자도 응용이 가능하다는 점도 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
도 1은 종래의 기술에 따라 수직구조의 반도체 발광소자를 제조함에 있어서, 일반적으로 행해지는 레이저 리프트 오프(laser lift-off; LLO) 공정을 도시한 단면도이다.
도 2는 종래의 기술에 따라, 레이저 리프트 오프(laser lift off; LLO) 공정을 행하기 전, 그룹 3-5족 질화물계 반도체 단결정 박막 성장방향에 구조적으로 안정하며 강하게 밀착되어 있는 지지기판이 형성된 단면도들이다.
도 3은 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 지지기판을 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자의 단면도들이다.
도 4의 (a) 내지 (f)는 본 발명의 바람직한 실시예에 따른 준비된 지지기판 (prepared supporting substrate; 이하 'PSS'라 한다)들을 예시적으로 도시한 적층 단면도들이다.
도 5는 본 발명에 따른 PSS를 이용하여 제작된 이중 히트 씽크층으로 구성된 지지대를 갖춘 최종적인 단일 칩 형태의 수직구조의 반도체 발광소자인 LED의 제1 실시예를 도시한 단면도이다.
도 6 내지 도 15는 본 발명의 제1 실시예에 따른 수직구조의 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
도 16은 본 발명에 따른 PSS를 이용하여 제작된 이중 히트 씽크층으로 구성된 지지대를 갖춘 최종적인 단일 칩 형태의 수직구조의 반도체 발광소자인 LED의 제2 실시예를 도시한 단면도이다.
도 17은 본 발명에 따른 PSS를 이용하여 제작된 이중 히트 씽크층으로 구성된 지지대를 갖춘 최종적인 단일 칩 형태의 수직구조의 반도체 발광소자인 LED의 제3 실시예를 도시한 단면도이다.
도 18은 본 발명에 따른 PSS를 이용하여 제작된 이중 히트 씽크층으로 구성된 지지대를 갖춘 최종적인 단일 칩 형태의 수직구조의 반도체 발광소자인 LED의 제4 실시예를 도시한 단면도이다.

Claims (25)

  1. 소정의 물질로 형성된 선택된 지지기판(selected supporting substrate; 이하 'SSS'라 한다);
    상기 SSS의 상부에 적층되어 형성되는 희생층(sacrificial layer);
    상기 희생층의 상부에 적층되어 형성되며 열적 및 전기적 전도율이 높은 물질로 이루어지는 히트 씽크층(heat-sink layer);
    상기 히트 씽크층의 상부에 적층되어 형성되는 본딩층;으로 구성되어, 수직구조의 반도체 발광소자의 지지기판으로 사용되는 반도체 발광소자용 준비된 지지기판(prepared supporting substrate;이하 'PSS'라 한다).
  2. 제1항에 있어서,
    상기 SSS는 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 5ppm 이하인 물질이 바람직하며, 일예로 사파이어(Al2O3), SiC, 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리(glass) 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼 중 하나로 구성되는 것을 특징으로 하는 반도체 발광소자용 PSS.
  3. 제1항에 있어서,
    상기 희생층은 GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, In2O3, Si3N4, SiO2, BeMgO, MgZnO 중 적어도 하나 이상을 포함하는 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정 또는 비정질상의 물질로 이루어지거나 Si 단결정, 다결정, 또는 비정질상 물질로 이루어지거나, 화학적 식각(etch)이 가능한 금속, 합금, 고용체, 산화물, 질화물, 또는 고온성 유기물로 이루어지는 것을 특징으로 하는 반도체 발광소자용 PSS.
  4. 제1항에 있어서,
    상기 히트 씽크층은 열적 및 전기적으로 전도율이 높은 금속, 합금, 또는 고용체로 이루어지는 것을 특징으로 하며, 상기 히트 씽크층의 두께는 0.1 마이크론 미터 내지 500 마이크로 미터 이하인 것을 특징으로 하는 반도체 발광소자용 PSS.
  5. 제1항에 있어서,
    상기 히트 씽크층을 구성하고 있는 금속, 합금, 또는 고용체는 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상 포함하고 있는 것을 특징으로 하는 반도체 발광소자용 PSS.
  6. 제1항에 있어서,
    상기 본딩층은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자용 PSS.
  7. 제1항에 있어서,
    상기 SSS의 상부에 적층 형성된 희생층, 히트 씽크층 및 본딩층은 물리 및 화학적 증착, 전기화학 증착 중 하나의 방법에 의해 형성되며, 상기 희생층은 E-beam 또는 열 증착방법(E-beam or thermal evaporator), MOCVD, Sputtering, 및 PLD 방법 중 하나로 형성되며, 상기 히트 싱크층은 전기도금(electro plating or electroless plating)에 의해서 형성되는 것을 특징으로 하는 반도체 발광소자용 PSS.
  8. 제1항에 있어서,
    상기 반도체 발광 소자용 PSS의 희생층, 히트 씽크층 및 본딩층 중 적어도 하나 이상의 층이 선택적으로 소정 형상의 모양으로 패터닝되거나, 상기 반도체 발광 소자용 PSS의 희생층, 히트 씽크층 및 본딩층이 소정 형상의 모양으로 모두 패터닝되고 SSS도 소정의 깊이까지 식각되는 것을 특징으로 하는 반도체 발광소자용 PSS.
  9. (a) 최초 성장기판의 상부에 적층 성장된 반도체 다층 발광구조체 박막 상부에 제1 히트 씽크층 및 제1 본딩층이 형성시킨 제1 웨이퍼 준비하는 단계,
    (b) 본 발명에 따른 준비된 지지기판(PSS)인 제2 웨이퍼 준비하는 단계,
    (c) 상기 제1 웨이퍼와 상기 제2 웨이퍼를 웨이퍼 대 웨이퍼로 본딩하는 단 계,
    (d) 상기 본딩된 결과물로부터 제1 웨이퍼의 최초 성장기판을 분리하는 단계,
    (e) 단일 칩을 제조하기 위한 반도체 다층 발광구조체 박막을 아이솔레이션(isolation)하는 단계,
    (f) 측면 패시배이션과 제1 오믹접촉 전극을 형성하여 칩을 완성하는 단계,
    (g) 수직방향으로 절단하여 단일 칩으로 제작하는 단계를 구비하고;
    상기 (b) 단계의 PSS는 선택된 지지기판(SSS) 상부에 희생층, 제2 히트 씽크층 및 제2 본딩층이 순차적으로 적층되어 형성되는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  10. 제9항에 있어서,
    상기 (a) 단계에서의 상기 반도체 다층 발광구조체는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하며, 상기 반도체 다층 발광구조체를 이루는 각 층은 Inx(GayAl1-y)N(1=x=0, 1=y=0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  11. 제9항에 있어서,
    상기 (c) 단계의 웨이퍼 본딩은 열-압축 본딩 방법을 사용하며, 상기 열-압축 본딩 방법은 100℃ 이상의 온도에서 1㎫ 내지 200㎫의 압력에서 수행되는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  12. 제9항에 있어서,
    상기 (d) 단계의 최초 성장기판으로부터 반도체 단결정 다층 발광구조체(multi light-emitting structure)를 분리(liftoff)시키는 방법은 레이저 빔(laser beam)을 상기 최초 성장기판의 면에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마(chemo-mechanical polishing) 방법 및 습식식각 용액을 이용한 습식 식각 방법 중 하나인 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  13. 제9항에 있어서,
    상기 (g) 단계의 최종적인 단일칩을 제작하는 단계는
    (g1) PSS의 정반대 방향에 유기 또는 무기 본딩 물질로 형성된 임시적인 지지기판(temporary supporting substrate)을 부착하는 단계와,
    (g2) 상기 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 선택하여 상기 희생층을 열-화학분해 반응, 기계적 충격에 의한 희생층의 박리, 화학-기계적 연마, 또는 화학적 습식 식각 공정을 이용하여 상기 SSS를 분리 제거시키는 단계와,
    (g3) 만약 상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대의 두께가 구조적으로 안정하게 충분한 두께인 경우, 별도의 지지대 접합 공 정 없이 상기 결과물을 수직방향으로 절단하는 단계를 구비하여, 단일 칩의 반도체 발광소자를 완성하는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  14. 제13항에 있어서,
    상기 반도체 발광소자의 SSS 상부에 위치하는 이중 히트 씽크층로 구성된 지지대는 기계 및 구조적으로 안정할 정도의 충분한 두께를 갖는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  15. 제9항에 있어서,
    상기 (g) 단계의 최종적인 단일칩을 제작하는 단계는
    (g1) PSS의 정반대 방향에 유기 또는 무기 본딩 물질로 형성된 임시적인 지지기판(temporary supporting substrate)을 부착하는 단계와,
    (g2) 상기 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 선택하여 상기 희생층을 열-화학분해 반응, 기계적 충격에 의한 희생층의 박리, 화학-기계적 연마, 또는 화학적 습식 식각 공정을 이용하여 상기 SSS를 분리 제거시키는 단계와,
    (g3) 만약 이중 히트 씽크층(double heat-sinking layer)으로 구성된 전기 전도성 지지대의 두께가 구조적으로 불안정하게 불충분한 두께인 경우, 금속, 합금, 또는 전기 전도성 접착제(conductive adhesive)로 이루어지는 별도의 본딩층을 형성하고, 상기 별도의 본딩층을 이용하여 서브마운트(submount)를 상기 제2 히트 씽크층에 접합(bonding)시키는 단계와,
    (g4) 상기 결과물을 수직방향으로 절단하는 단계를 구비하여 서브마운트가 별도의 본딩층에 의해서 이중 히트 씽크층으로 구성된 지지대에 연결된 단일 칩의 반도체 발광소자를 완성하는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  16. 제15항에 있어서,
    상기 서브마운트는 열적 또는 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, AlN, BeO 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil), 또는 Cu/Mo/Cu, Cu/W/Cu, Ni/Mo/Ni, Cu/Ti/Cu, Cu/AlN/Cu, Cu/Al2O3/Cu, Cu/GaAs/Cu, Cu/Si/Cu 등의 라미네이트 구조로 형성되는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  17. 제 9항에 있어서,
    상기 (e) 단계의 제1 오믹접촉 전극을 형성하는 물질은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  18. 제 9항에 있어서,
    상기 제1 웨이퍼를 준비는 (a) 단계에서 성장기판 상부에 적층 성장된 반도체 다층 발광구조체 상부에 광학적인 반사막(optical reflective layer), 전기 절연성막(electrical insulating layer), 확산 장벽막(diffusion barrier layer), 히트 씽크층, 또는 본딩층을 형성하는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  19. 제18항에 있어서,
    반도체 다층 발광구조체 상부에 형성된 광학적인 반사막(optical reflective layer), 전기 절연성막(electrical insulating layer), 확산 장벽막(diffusion barrier layer), 히트 씽크층, 또는 본딩층은 물리 증기 증착 방법(physical vapor deposition), 화학 증기 증착 방법(chemical vapor deposition), 또는 전기도금(electro plating 또는 electroless plating)에 의해 형성하는 것을 특징으로 하는 고성능 수직구조의 반도체 발광소자의 제조 방법.
  20. 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support),
    상기 지지대(support) 상부에 형성된 전기 전도성 다층막,
    상기 전기 전도성 다층막 상부에 형성된 반사성 제2 오믹접촉 전극과 기능성 박막,
    상기 반사성 제2 오믹접촉 전극과 기능성 박막 상부에 형성된 반도체 다층 발광구조체 박막,
    상기 반도체 다층 발광구조체 박막 상부에 형성된 제1 오믹접촉 전극,
    상기 기능성 박막과 구조적으로 연결되고 상기 반도체 다층 발광구조체 박막을 부분 또는 완전히 보호하고 있는 측면 패시베이션 박막을 구비하고,
    상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대는 제1 히트 씽크층과 제2 히트 씽크층 사이에서 본딩층으로 연결된 것이 특징인 고성능 수직구조의 반도체 발광소자.
  21. 제20항에 있어서,
    반도체 다층 발광구조체 박막 상부에 반사성 제2 오믹접촉 전극과 기능성 박막을 적층 형성하기에 앞서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비된 것이 특징인 고성능 수직구조의 반도체 발광소자.
  22. 제20항에 있어서,
    반도체 다층 발광구조체 박막 상부에 제1 오믹접촉 전극을 적층 형성하기에 앞서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비된 것이 특징인 고성능 수직구조의 반도체 발광소자.
  23. 서브마운트(submount),
    상기 서브마운트 상부에 별도의 본딩층에 의해 연결된 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대(support),
    상기 지지대(support) 상부에 형성된 전기 전도성 다층막,
    상기 전기 전도성 다층막 상부에 형성된 반사성 제2 오믹접촉 전극과 기능성 박막,
    상기 반사성 제2 오믹접촉 전극과 기능성 박막 상부에 형성된 반도체 다층 발광구조체 박막,
    상기 반도체 다층 발광구조체 박막 상부에 형성된 제1 오믹접촉 전극,
    상기 기능성 박막과 구조적으로 연결되고 상기 반도체 다층 발광구조체 박막을 부분 또는 완전히 보호하고 있는 측면 패시베이션 박막을 구비하고,
    상기 이중 히트 씽크층(double heat-sinking layer)으로 구성된 지지대는 제1 히트 씽크층과 제2 히트 씽크층 사이에서 본딩층으로 연결된 것이 특징인 고성능 수직구조의 반도체 발광소자.
  24. 제23항에 있어서,
    반도체 다층 발광구조체 박막 상부에 반사성 제2 오믹접촉 전극과 기능성 박막을 적층 형성하기에 앞서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비된 것이 특징인 고성능 수직구조의 반도체 발광소자.
  25. 제23항에 있어서,
    반도체 다층 발광구조체 박막 상부에 제1 오믹접촉 전극을 적층 형성하기에 앞서, 표면 요철 또는 패터닝 공정을 통한 광추출 구조층이 도입되거나, 알루미늄 막 나노 그리드 폴라라이저(aluminum film nano-grid polarizer)를 구비된 것이 특징인 고성능 수직구조의 반도체 발광소자.
KR1020080068536A 2008-07-15 2008-07-15 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 Ceased KR20100008123A (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020080068536A KR20100008123A (ko) 2008-07-15 2008-07-15 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
EP16191592.1A EP3136457B1 (en) 2008-07-15 2009-07-15 Light emitting device
EP09798112.0A EP2315268B1 (en) 2008-07-15 2009-07-15 Vertically structured semiconductor light-emitting device
US13/054,472 US8946745B2 (en) 2008-07-15 2009-07-15 Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
EP11002050.0A EP2333845B1 (en) 2008-07-15 2009-07-15 Method for manufacturing vertically-structured semiconductor light emitting device
JP2011518649A JP5305364B2 (ja) 2008-07-15 2009-07-15 垂直構造半導体発光素子の製造方法
PCT/KR2009/003905 WO2010008209A2 (ko) 2008-07-15 2009-07-15 수직구조 반도체 발광소자 제조용 지지기판 및 이를 이용한 수직구조 반도체 발광소자
EP11002049.2A EP2333846B1 (en) 2008-07-15 2009-07-15 Method for manufacturing vertically-structured semiconductor light emitting device
CN2009801288297A CN102099934B (zh) 2008-07-15 2009-07-15 用于制造垂直构造的半导体发光装置的支撑衬底以及使用该支撑衬底的半导体发光装置
JP2013128536A JP5722388B2 (ja) 2008-07-15 2013-06-19 垂直構造半導体発光素子製造用支持基板及びこれを用いた垂直構造半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080068536A KR20100008123A (ko) 2008-07-15 2008-07-15 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20100008123A true KR20100008123A (ko) 2010-01-25

Family

ID=41550849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080068536A Ceased KR20100008123A (ko) 2008-07-15 2008-07-15 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자

Country Status (6)

Country Link
US (1) US8946745B2 (ko)
EP (4) EP2333846B1 (ko)
JP (2) JP5305364B2 (ko)
KR (1) KR20100008123A (ko)
CN (1) CN102099934B (ko)
WO (1) WO2010008209A2 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036428B1 (ko) * 2010-10-15 2011-05-23 (주)더리즈 반도체 발광소자 제조방법
KR20120048926A (ko) * 2010-11-08 2012-05-16 엘지이노텍 주식회사 발광소자의 제조방법
KR101219078B1 (ko) * 2012-02-28 2013-01-11 한빔 주식회사 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
KR101296946B1 (ko) * 2011-04-21 2013-08-14 영남대학교 산학협력단 화학적 리프트 오프 방식을 이용한 수직형 발광 다이오드 및 그 제조방법
WO2013129805A1 (ko) * 2012-02-28 2013-09-06 한빔 주식회사 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
US8637893B2 (en) 2010-02-04 2014-01-28 Lg Innotek Co., Ltd. Light emitting device package, method of manufacturing the same, and lighting system
WO2015041390A1 (ko) * 2013-09-17 2015-03-26 서울대학교산학협력단 박막 구조체 및 그 제조방법
KR20180077115A (ko) * 2018-06-25 2018-07-06 최재규 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
KR20240011442A (ko) * 2022-07-19 2024-01-26 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371511B1 (ko) * 2007-10-04 2014-03-11 엘지이노텍 주식회사 수직형 발광 소자
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US8802461B2 (en) * 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
WO2013054806A1 (ja) * 2011-10-11 2013-04-18 日本碍子株式会社 セラミックス部材、半導体製造装置用部材及びセラミックス部材の製造方法
CN103890908B (zh) * 2011-10-18 2016-08-24 富士电机株式会社 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
EP2600389B1 (en) * 2011-11-29 2020-01-15 IMEC vzw Method for bonding semiconductor substrates
WO2013084155A1 (en) * 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Forming thick metal layers on a semiconductor light emitting device
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
TWI544574B (zh) * 2012-02-10 2016-08-01 Win Semiconductors Corp 三五族化合物半導體元件之銅金屬連接線
CN102623589B (zh) * 2012-03-31 2014-08-13 厦门市三安光电科技有限公司 一种垂直结构的半导体发光器件制造方法
US20130334168A1 (en) * 2012-06-16 2013-12-19 Leading Tech Communications Inc. Manufacturing method of circuit pattern
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
US9537053B2 (en) * 2012-09-28 2017-01-03 Bbsa Limited III nitride semiconductor device and method of manufacturing the same
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
KR102149937B1 (ko) * 2013-02-22 2020-09-01 삼성전자주식회사 광전 소자 및 이미지 센서
DE102013113181A1 (de) * 2013-11-28 2015-05-28 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung des optoelektronischen Bauelements
CN103730545A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种AlGaN基垂直结构深紫外LED的制造方法
CN104362224B (zh) * 2014-09-22 2017-01-18 南昌大学 一种led薄膜芯片基板的制备方法及其结构
CN105322060B (zh) * 2015-10-22 2017-11-28 汤英文 芯片的制造方法
JP6601243B2 (ja) * 2016-01-29 2019-11-06 日亜化学工業株式会社 発光素子及びその製造方法
JP6944768B2 (ja) * 2016-08-29 2021-10-06 エア・ウォーター株式会社 ペリクルの製造方法
CN110068549B (zh) * 2018-01-22 2021-09-17 天津大学 一种可忽略力光耦合效应的柔性光子器件薄膜堆叠结构
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
CN110364601A (zh) * 2019-07-09 2019-10-22 佛山市国星半导体技术有限公司 一种垂直led芯片外延结构及其制备方法和垂直led芯片
KR20210157986A (ko) * 2020-06-23 2021-12-30 주식회사 아모센스 하이브리드 베이스 플레이트 및 그 제조방법
CN115020547B (zh) * 2022-07-12 2024-05-28 中国电子科技集团公司第十八研究所 一种激光光伏器件的成型工艺
CN116053368A (zh) * 2023-04-03 2023-05-02 南昌凯捷半导体科技有限公司 一种带有ZnO牺牲层的红光LED芯片及其制作方法
CN116544323B (zh) * 2023-07-06 2023-09-01 江西兆驰半导体有限公司 一种led芯片的制备方法及led芯片

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638515B2 (ja) * 2000-09-29 2005-04-13 株式会社東芝 垂直共振器型半導体発光素子
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
CA2466141C (en) 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
DE10208171A1 (de) * 2002-02-26 2003-09-18 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
JP2006324685A (ja) * 2002-07-08 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP4325232B2 (ja) 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
JP4217093B2 (ja) * 2003-03-27 2009-01-28 スタンレー電気株式会社 半導体発光素子及びその製造方法
KR20050034970A (ko) * 2003-10-10 2005-04-15 삼성전기주식회사 수직 공진기형 발광소자 및 제조방법
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
TWI244220B (en) 2004-02-20 2005-11-21 Epistar Corp Organic binding light-emitting device with vertical structure
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
KR100679739B1 (ko) 2005-07-09 2007-02-07 전남대학교산학협력단 광결정 발광다이오드의 제조방법
JP4749809B2 (ja) * 2005-09-14 2011-08-17 昭和電工株式会社 窒化物系半導体発光素子
US20080258133A1 (en) * 2005-10-29 2008-10-23 Samsung Electronics Co., Ltd. Semiconductor Device and Method of Fabricating the Same
JP2007158130A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体光素子及びその製造方法
US7928462B2 (en) * 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
JP4970808B2 (ja) * 2006-03-01 2012-07-11 昭和電工株式会社 GaN系半導体発光素子およびその製造方法
JP4854566B2 (ja) 2006-06-15 2012-01-18 シャープ株式会社 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
CN101485000B (zh) * 2006-06-23 2012-01-11 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
KR101282775B1 (ko) 2006-11-03 2013-07-05 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
KR100916366B1 (ko) 2006-12-08 2009-09-11 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
KR101438818B1 (ko) * 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
JP5189681B2 (ja) * 2008-06-02 2013-04-24 エルジー イノテック カンパニー リミテッド 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
KR101648864B1 (ko) 2009-11-23 2016-08-18 삼성전자주식회사 3d 영상에 대한 gui 제공방법 및 이를 이용한 디스플레이 장치 및 3d 영상 제공 시스템

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637893B2 (en) 2010-02-04 2014-01-28 Lg Innotek Co., Ltd. Light emitting device package, method of manufacturing the same, and lighting system
KR101036428B1 (ko) * 2010-10-15 2011-05-23 (주)더리즈 반도체 발광소자 제조방법
KR20120048926A (ko) * 2010-11-08 2012-05-16 엘지이노텍 주식회사 발광소자의 제조방법
KR101296946B1 (ko) * 2011-04-21 2013-08-14 영남대학교 산학협력단 화학적 리프트 오프 방식을 이용한 수직형 발광 다이오드 및 그 제조방법
KR101219078B1 (ko) * 2012-02-28 2013-01-11 한빔 주식회사 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
WO2013129805A1 (ko) * 2012-02-28 2013-09-06 한빔 주식회사 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법
WO2015041390A1 (ko) * 2013-09-17 2015-03-26 서울대학교산학협력단 박막 구조체 및 그 제조방법
US9337021B2 (en) 2013-09-17 2016-05-10 Seoul National University R&Db Foundation Thin film structure and method of fabricating the same
KR20180077115A (ko) * 2018-06-25 2018-07-06 최재규 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
KR20240011442A (ko) * 2022-07-19 2024-01-26 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿

Also Published As

Publication number Publication date
EP2333846A3 (en) 2014-03-12
US8946745B2 (en) 2015-02-03
CN102099934B (zh) 2013-06-05
EP2333846B1 (en) 2016-11-09
JP2013211590A (ja) 2013-10-10
WO2010008209A2 (ko) 2010-01-21
JP5722388B2 (ja) 2015-05-20
EP2333845A2 (en) 2011-06-15
US20110114984A1 (en) 2011-05-19
EP2315268A4 (en) 2014-03-12
JP2011528500A (ja) 2011-11-17
EP3136457B1 (en) 2018-07-11
EP2333846A2 (en) 2011-06-15
EP2333845B1 (en) 2016-11-09
CN102099934A (zh) 2011-06-15
EP3136457A1 (en) 2017-03-01
EP2333845A3 (en) 2014-03-12
EP2315268B1 (en) 2016-11-16
WO2010008209A3 (ko) 2010-05-14
EP2315268A2 (en) 2011-04-27
JP5305364B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP5189681B2 (ja) 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR100886110B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080715

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20080807

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100820

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080715

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20110621

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111130

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120604

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20111130

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20120622

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120604

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20140207

Appeal identifier: 2012101006025

Request date: 20120622

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120622

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120622

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20120130

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120731

Patent event code: PE09021S01D

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2012101006025; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120622

Effective date: 20140207

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120622

Effective date: 20140207

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20140207

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20120622

Decision date: 20140207

Appeal identifier: 2012101006025