TW201315284A - 發光元件驅動電路 - Google Patents

Abstract

本發明提供了一種發光元件驅動電路，包含有一驅動單元、一資料儲存單元、一電致控制單元。驅動單元用以提供發光元件一驅動電流。資料儲存單元用以紀錄驅動單元之臨界電壓及目前狀態下的一資料訊號電壓。電致控制單元受控於一發光週期中導通，使得驅動單元反應資料儲存單元所儲存之該臨界電壓及目前狀態下的一資料訊號電壓，以產生驅動電流。

Description

發光元件驅動電路

本發明係關於一種裝置，特別是關於一種發光元件驅動電路。

一般的有機發光二極體，利用對其驅動電晶體閘極與源極的控制而產生驅動電流，以讓有機發光二極體發光。此時驅動電晶體的臨界電壓會影響流過有機發光二極體之驅動電流大小。而驅動電晶體之臨界電壓是由製程決定，往往導致每個畫素之臨界電壓大小不同，再者驅動電晶體在使用中臨界電壓亦可能會有變異發生。如此，會讓有機發光二極體之顯示面板發光不均勻，或造成驅動電流路徑之電源電阻壓降(IR drop)導致亮度改變...等問題。

本發明之目的之一，在提供一種發光元件驅動電路，以補償畫素之驅動電晶體臨界電壓變異之問題。

本發明之一實施例提供了一種發光元件驅動電路，包含有一驅動單元、一資料儲存單元、一電致控制單元。驅動單元用以提供發光元件一驅動電流。資料儲存單元用以紀錄驅動單元之臨界電壓及目前狀態下的一資料訊號電壓。電致控制單元受控於一發光週期中導通，使得驅動單元反應資料儲存單元所儲存之該臨界電壓及目前狀態下的一資料訊號電壓，以產生驅動電流。

本發明之一實施例提供了一種發光元件驅動電路，包含 一發光元件、一第一電晶體、一第二電晶體、一電容、一第三電晶體、一第四電晶體、第五電晶體。發光元件用以流通一驅動電流。第一電晶體受控於一第一掃描線訊號。第二電晶體受控於一資料訊號電壓，產生一驅動電流。電容儲存資料訊號電壓及第二電晶體之臨界電壓。第三電晶體受控於一第二掃描線訊號，以接收資料訊號電壓，且用以將資料訊號電壓施加到電容之一第一端。第四電晶體受控於一第一電致訊號，以提供第二電晶體產生之驅動電流至發光元件。第五電晶體受控於一第二電致訊號，以耦接電容之該第一端至一接地端。其中第一電晶體依據第一掃描線訊號將第二電晶體之臨界電壓施加到電容之一第二端，且耦接第二電晶體形成一二極體連接組態，以偵測第二電晶體之臨界電壓偏離。

本發明之另一實施例提供了一種發光元件驅動電路，包含一電源端、一發光元件、一第一電晶體、一第二電晶體、一電容、一第三電晶體、一第四電晶體、以及第五電晶體。電源端用以接收一電源電壓。發光元件用以流通一驅動電流。第一電晶體受控於一第一掃描線訊號。第二電晶體耦接第一電晶體以形成一二極體連接組態，第二電晶體包含有一臨界電壓，且接收一電壓差值。電容之第一端與第二端儲存電壓差值。第三電晶體受控於一第二掃描線訊號，以接收一資料訊號電壓，且用以將資料訊號電壓施加到電容之第一端。第四電晶體受控於一第一電致訊號，以提供驅動電流至發光元件。第五電晶體受控於一第二電致訊號，以耦接電容之第一端至一接地端。其中第一電晶體依據第一掃描線訊號將第二電晶體之一臨界電壓施加到電容之該第二端，且第二電晶體依據電壓差值產生驅動電流，且電壓差值補償第二電 晶體之臨界電壓偏離。

本發明之另一實施例提供了一種電致元件顯示裝置，包含有複數個閘極線、複數個資料線、電源線、以及複數個畫素，每一該畫素係設置於相關閘極線、資料線、電源線之中，其中每一該畫素包含有一第一電晶體、一第二電晶體、一電容、一第三電晶體、一第四電晶體、以及一第五電晶體。第一電晶體受控於一第一掃描線訊號。第二電晶體受控於一資料訊號電壓，產生一驅動電流，其中第二電晶體耦接第一電晶體形成一二極體連接組態。電容儲存資料訊號電壓。第三電晶體，受控於一第二掃描線訊號，以接收資料訊號電壓，且用以將資料訊號電壓施加到電容之一第一端。第四電晶體，受控於一第一電致訊號，以提供第二電晶體產生之驅動電流至有機發光二極體。第五電晶體受控於一第二電致訊號，以耦接電容之第一端至一接地端。其中，第一電晶體依據該第一掃描線訊號將第二電晶體之一臨界電壓施加到電容之一第二端，第二電晶體產生之驅動電流與第二電晶體之臨界電壓無關。

本發明之發光元件驅動電路可補償驅動電晶體之臨界電壓偏離，以讓驅動電流仍能保持穩定，達成消除驅動電晶體的臨界電壓變異，且在驅動電流路徑對電源與電源電阻壓降進行補償，解決習知技術之問題。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

圖1繪示為本發明一示範性實施例之電致元件顯示裝置中一電致元件顯示裝置10的示意圖，而圖2A繪示為圖1之電致元件顯示裝置10的實施電路圖。請合併參照圖1與圖2A，本示範性實施例之電致元件顯示裝置10包括發光元件101(light-emitting component，例如：有機發光二極體(OLED)，但並不限制於此)與發光元件驅動電路(light-emitting component driving circuit)103。其中，發光元件驅動電路103包括驅動單元105、電致控制單元107，以及資料儲存單元109，且更進一步包含一初始控制單元111。驅動單元105，用以提供發光元件101驅動電流IOLED。

資料儲存單元109用以紀錄驅動單元105的臨界電壓(threshold voltage)及目前狀態下的一資料訊號電壓； 電致控制單元107受控於一發光週期中導通，使得驅動單元105反應該資料儲存單元109所儲存的電壓產生驅動電流IOLED。

初始控制單元111用以控制該資料儲存單元109保持在初始的低準位狀態，以確保資料訊號電壓得以正確寫入資料儲存單元109，而不會受到前一狀態的資料訊號電壓所影響。

如第2A圖所示，一實施例，每一畫素包含之發光元件101為一有機發光二極體或其他種類之元件，如發光二極體。發光元件101係依據一驅動電流IOLED而發光。

更進一步說明，請配合第1及2A圖所示，該驅動單元105包含一驅動電晶體(第二電晶體)M3；該資料儲存單元109包含一資料寫入電晶體(第三電晶體)M4、一採集電晶體(第一電晶體)M2及一電容C；該電致控制單元107包含一電致電晶體(第四電晶體)M5及一控制電晶體(第五電晶體)M6。本發明之資料儲存單元109之採集電晶體M2與驅動單元105之驅動電晶體M3連接共同形成一二極體連接組態。

驅動單元105之驅動電晶體M3，用以依據透過資料儲存單元109之資料寫入電晶體M4與電容C輸入至其閘極之資料訊號電壓VDATA，提供發光元件101驅動電流IOLED。

資料儲存單元109之電容C，用以儲存施加至驅動單元105之驅動電晶體M3閘極之資料訊號電壓VDATA。資料儲存單元109之資料寫入電晶體M4用以依據施加至相關掃描線之目前掃描線訊號Si，切換施加至相關資料線之資料訊號電壓VDATA。

電致控制單元107之電致電晶體M5用以依據目前電致訊號(light-emitting signal)Ei提供透過驅動單元105之驅動電晶體M3產生給發光元件101之驅動電流IOLED。電致控制單元107之控制電晶體M6，係依據目前電致訊號Ei耦接電容C之第一端至參考電位端VSS，例如一接地端。

需注意，資料儲存單元109之採集電晶體M2之一實施例可由一P型薄膜電晶體(P-type thin film transistor)構成，其汲極與源極分別耦接驅動單元105之驅動電晶體M3之閘極與汲/源極、且一目前掃描線訊號Si施加至資料儲存單元109之採集電晶體M2之閘極。

驅動單元105之驅動電晶體M3之一實施例可由一P型薄膜電晶體構成，其源極耦接電源端之電源電壓VDD、汲極耦接發光元件101、閘極耦接資料儲存單元109之採集電晶體M2之汲極，以及電容C之第二端以形成一節點A(第一節點)。其中，電源端係用以接收電源電壓VDD。

資料儲存單元109之電容C之第二端耦接節點A。資料儲存單元109之資料寫入電晶體M4之一實施例可由一P型薄膜電晶體構成，其源極耦接電容C之第一端以形成一節點B(第 二節點)、一相關資料線之資料訊號電壓VDATA施加至其汲極、且一相關掃描線之目前掃描線訊號Si施加至其閘極。

電致控制單元107之電致電晶體M5之一實施例可由一P型薄膜電晶體構成，一目前電致訊號Ei施加至其閘極、其源極耦接至驅動單元105之驅動電晶體M3之汲/源極、其汲極耦接至發光元件101之一端。發光元件101之另一端耦接至參考電位端VSS。電致控制單元107之控制電晶體M6之一實施例可由一P型薄膜電晶體構成，一目前電致訊號Ei施加至其閘極、其源極耦接節點B、其汲極耦接至參考電位端VSS。

再者，本發明一實施例之發光元件驅動電路103之初始控制單元111，更包含一重置電晶體M1(第六電晶體)。重置電晶體M1用以依據致動於相關掃描線之前一掃描線訊號Si-1，以提供初始化儲存於電容C於前一狀態所儲存的之資料電壓訊號進行放電，以讓如此電容C得以操作於重置設定狀態。重置電晶體M1之一實施例可由一P型薄膜電晶體構成，一相關掃描線之前一掃描線訊號Si-1施加於其源極、其閘極耦接其源極、且其汲極耦接驅動單元105之驅動電晶體M3之閘極。

本發明一實施例之具有上述電路畫素之運作方式將參考第2B~2E圖詳述如下。

首先，如第2B圖所示，上述電路畫素之運作至少包含有一重置階段I、一補償階段II、一電致發光階段III。

於重置階段I，如第2A、2B及2C圖所示，重置階段I期間前一掃描線訊號Si-1為低位準(low level)、目前掃描線訊號Si與目前電致訊號為高位準(high level)。因此，資料儲 存單元109之電晶體M2、M4被高位準之目前掃描線訊號Si關閉(turned off)，電致控制單元107之電晶體M5、M6被高位準之目前電致訊號Ei關閉，初始控制單元111之重置電晶體Ml被低位準之前一掃描線訊號Si-1導通(turned on)，一初始路徑形成，如第2C圖之實心線(solid line)所示。此時，資料儲存單元109之電容C前一狀態所儲存的資料電壓訊號經由初始控制單元111之重置電晶體M1放電至前一掃描線訊號Si-1之電壓，因此資料儲存單元109之電容C之節點A之電位被拉至前一掃描線訊號Si-1之低位準，電容C之節點B之電位保持上一次電致階段III之參考電壓VSS電位，使得資料儲存單元109之電容C可操作於重置設定狀態。此時另外，驅動單元105之驅動電晶體M3之閘極受控於前一掃描線訊號Si-1之低位準而導通，但電致控制單元107之電晶體M5因處於關閉的狀態而不會使發光元件101流通電流。

接著，於補償階段II，如第2A、2B及2D圖所示，前一掃描線訊號Si-1與目前電致訊號Ei為高位準、目前掃描線訊號Si為低位準。因此，初始控制單元111之重置電晶體M1被高位準之前一掃描線訊號Si-1關閉，電致控制單元107之電晶體M5、M6被高位準之目前電致訊號Ei關閉；資料儲存單元109之電晶體M2被低位準之目前掃描線訊號Si導通，則資料儲存單元109之電晶體M2與驅動單元105之電晶體M3等效成一二極體(Diode)；而資料儲存單元109之電晶體M4被低位準之目前掃描線訊號Si導通，依此方式，補償路徑形成，如第2D圖之實心線所示。

需注意，由於資料儲存單元109之電晶體M4導通，則施加至相關資料線之資料訊號電壓VDATA會提供至資料儲存單 元109之電容C之第一端，即節點B，另一方面，由第2D圖可知，由於資料儲存單元109之電晶體M2與驅動單元105之電晶體M3為二極體連接組態，因此資料儲存單元109之電容C之第二端，即節點A之電位被充電至為VDD-Vth，其中VDD為電源電壓，Vth為驅動單元105之電晶體M3之臨界電壓。由上述可知，電容C儲存之電壓為電容C兩端之電壓差VDD-Vth-VDATA。

接著，於電致發光階段III，如第2A、2B及2E圖所示，前一掃描線訊號Si-1與目前掃描線訊號Si為高位準、目前電致訊號Ei為低位準。因此，初始控制單元111之重置電晶體M1被高位準之前一掃描線訊號Si-1關閉，資料儲存單元109之電晶體M2、M4被高位準之目前掃描線訊號Si關閉，電致控制單元107之電晶體M5、M6被低位準之目前電致訊號導通，依此方式電致路徑形成，如第2E圖之實心線所示。

依此，如第2E圖所示，驅動單元105之驅動電晶體M3在電致階段III產生驅動電流IOLED，驅動電流IOLED流經發光元件101以驅動發光元件101。驅動電流IOLED可表示為：IOLED=K(Vsg-Vth)²=K(Vs-Vg-Vth)²=K(VDD-(VDD-Vth-VDATA)-Vth)²=K(VDATA)²其中，K為驅動單元105之驅動電晶體M3之互導參數(transconductance)；Vsg為驅動電晶體M3源極到閘極的壓差(source-to-gate voltage)；Vs為驅動電晶體M3之源極電壓，此處為電源電壓VDD；Vg為施加在驅動電晶體M3閘極之電壓，由於資料儲存單元109之電容C之第一端， 即節點B因電致控制單元107之電晶體M6導通而接到低準位參考電位VSS，例如接地，因此資料儲存單元109之電容C之第二端，即節點A會提升到VDD-Vth-VDATA電壓。依此方式，驅動電流IOLED僅與資料訊號電壓之平方K(VDATA)2有關，與驅動單元105之驅動電晶體M3之臨界電壓Vth及電源電壓VDD無關。而可達成消除驅動單元105之驅動電晶體M3的臨界電壓變異問題，且在驅動電流IOLED路徑對電源電壓VDD與電源電阻壓降(IR drop)進行補償，解決習知技術之問題。

一實施例，如第3圖所示，本發明之發光元件驅動電路103亦可將重置階段分為第一重置階段I1與第二重置階段I2。請參考第2A、3圖，於第一重置階段I1時，目前電致訊號Ei為低位準，此時電致控制單元107之電晶體M6導通，可確保資料儲存單元109之電容C之第一端，即節點B，為低準位參考電位VSS，讓資料儲存單元109之電容C的電壓洩放乾淨，不殘留電荷，以穩定電路之動作。而於隨後之第二重置階段，目前電致訊號Ei變為高位準，電致控制單元107之電晶體M6關閉，初始控制單元111重置電晶體M1導通，資料儲存單元109之電容C之電位被拉至前一掃描線訊號Si-1之位準。本實施例之發光元件驅動電路103之其他動作與第2B~2E圖相同不再贅述。

第4圖顯示本發明一實施例之發光元件驅動電路403之示意圖。發光元件驅動電路403之架構(如該圖所示不再贅述)、運作方式與第1圖之發光元件驅動電路103大致相同，差異為發光元件驅動電路403可省略初始控制單元111，達到消除驅動單元405之臨界電壓變異、補償電源電阻壓降(IR drop)...等功 能。第5A圖顯示第4圖發光元件驅動電路403之一電路實施例。由該圖可知，初始控制單元111之重置電晶體M1可省略。如第5B圖所示，發光元件驅動電路403運作時可包含兩個階段：一補償階段I與一電致階段II。熟悉本領域之技藝者應可依據第3B圖之前一掃描線訊號Si-1、目前掃描線訊號Si、及目前電致訊號Ei之波形與上述說明，推得第3A圖之發光元件驅動電路403之運作細節，因此不再贅述。

須注意，本發明實施例之發光元件驅動電路可採用五個電晶體與一電容來實施，但本發明不限於此，。另外，本發明之發光元件驅動電路雖以PMOS電晶體作為範例，但本發明不限於此，亦可適用其他半導體元件、電晶體...來實施，例如NMOS電晶體、CMOS電晶體...等。

以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更，該些變形與變更均應落入本發明之申請專利範圍。

10‧‧‧電致元件顯示裝置

103、403、603‧‧‧發光元件驅動電 路

105‧‧‧驅動單元

107‧‧‧電致控制單元

109‧‧‧資料儲存單元

111‧‧‧初始控制單元

M1、M2、M3、M4、M5、M6‧‧‧電晶體

C‧‧‧電容

101‧‧‧發光元件

第1圖顯示本發明一實施例之發光元件驅動電路之示意圖。

第2A圖顯示本發明一實施例之發光元件驅動電路之電路圖。

第2B圖顯示本發明一實施例之發光元件驅動電路之一運作波形圖。

第2C圖顯示本發明一實施例之發光元件驅動電路之一操作示意圖。

第2D圖顯示本發明一實施例之發光元件驅動電路之另 一操作示意圖。

第2E圖顯示本發明一實施例之發光元件驅動電路之另一操作示意圖。

第3圖顯示本發明一實施例之發光元件驅動電路之另一運作波形圖。

第4A圖顯示本發明另一實施例之發光元件驅動電路之示意圖。

第5A圖顯示本發明另一實施例之發光元件驅動電路之電路圖。

第5B圖顯示本發明一實施例之發光元件驅動電路之另一運作波形圖。

10‧‧‧電致元件顯示裝置

103‧‧‧發光元件驅動電路

105‧‧‧驅動單元

107‧‧‧電致控制單元

109‧‧‧資料儲存單元

111‧‧‧初始控制單元

101‧‧‧發光元件

Claims (21)

1. 一種發光元件驅動電路，包含：一驅動單元，用以提供該發光元件一驅動電流；一資料儲存單元，用以紀錄該驅動單元之臨界電壓及目前狀態下的一資料訊號電壓；以及一電致控制單元受控於一發光週期中導通，使得該驅動單元反應該資料儲存單元所儲存之該臨界電壓及該目前狀態下的一資料訊號電壓，以產生該驅動電流。
2. 如申請專利範圍第1項所述之電路，更包含一初始控制單元，用以控制該資料儲存單元保持在初始的低準位狀態，以確保資料訊號電壓得以正確寫入資料儲存單元，而不會受到前一狀態的資料訊號電壓所影響。
3. 如申請專利範圍第1項所述之電路，其中該驅動單元包含一驅動電晶體，用以依據透過輸入至該資料儲存單元之該資料訊號電壓，提供該發光元件驅動電流。
4. 如申請專利範圍第3項所述之電路，該資料儲存單元包含一資料寫入電晶體、一採集電晶體及一電容，該電容用以儲存施加至該驅動單元之資料訊號電壓及該驅動電晶體之臨界電壓；該資料寫入電晶體受控於目前掃描線訊號而致動時，將相關資料線之該資料訊號電壓施加到該電容之一第一端；該採集電晶體與該驅動電晶體連接共同形成一二極體連接組態，並且在該採集電晶體受控於目前掃描線訊號而致動時，將驅動電晶體之臨界電壓施加到該電容之一第二端。
5. 如申請專利範圍第4項所述之電路，該電致控制單元包含一電致電晶體及一控制電晶體，該電致電晶體受控於目前電致訊 號而致動，並提供透過該驅動單元產生給發光元件之驅動電流；該控制電晶體受控於該目前電致訊號而致動，並將該電容C之第一端耦接至一參考電位端。
6. 一種發光元件驅動電路，包含：一發光元件，用以流通一驅動電流；一第一電晶體，受控於一第一掃描線訊號；一第二電晶體，受控於一資料訊號電壓，產生一驅動電流；一電容，儲存該資料訊號電壓及該第二電晶體之臨界電壓；一第三電晶體，受控於一第二掃描線訊號，以接收該資料訊號電壓，且用以將該資料訊號電壓施加到該電容之一第一端；一第四電晶體，受控於一第一電致訊號，以提供該第二電晶體產生之驅動電流至該發光元件；以及一第五電晶體，受控於一第二電致訊號，以耦接該電容之該第一端至一接地端；其中該第一電晶體依據該第一掃描線訊號將該第二電晶體之臨界電壓施加到該電容之一第二端，且耦接該第二電晶體形成一二極體連接組態，以偵測該第二電晶體之臨界電壓偏離。
7. 如申請專利範圍第6項所述之電路，更包含一第六電晶體用以重置該電容之電位。
8. 如申請專利範圍第7項所述之電路，其中對該第電容重置之方式包含有： 一第一重置階段，將該第二電致訊號設為低位準，控制該第五電晶體導通，以讓該電容接地；以及一第二重置階段，將該第二電致訊號設為高位準，控制該第五電晶體關閉，該第六電晶體導通，該電容之電位被拉至一預設位準。
9. 如申請專利範圍第6項所述之電路，其中該第一掃描線訊號與該第二掃描線訊號均為目前掃描線訊號。
10. 如申請專利範圍第9項所述之電路，其中該第一電致訊號與該第二電致訊號均為目前電致訊號。
11. 如申請專利範圍第6項所述之電路，其中該第一電晶體係由一P型薄膜電晶體構成，其汲極與源極分別耦接該第二電晶體之閘極與汲極、且該第一掃描線訊號施加至該第一電晶體之閘極。
12. 如申請專利範圍第6項所述之電路，其中該第二電晶體係由一P型薄膜電晶體構成，其源極耦接一電源電壓、汲極耦接該發光元件、閘極耦接該第一電晶體之汲極以形成一第一節點。
13. 如申請專利範圍第11項所述之電路，其中該電容之該第二端耦接該第一節點，且該三電晶體係由一P型薄膜電晶體構成，其源極耦接該電容之該第一端以形成一第二節點、該資料訊號電壓施加至其汲極、且該第二掃描線訊號施加至其閘極。
14. 一種發光元件驅動電路，包含：一電源端，用以接收一電源電壓；一發光元件，用以流通一驅動電流；一第一電晶體，受控於一第一掃描線訊號； 一第二電晶體，耦接該第一電晶體以形成一二極體連接組態，該第二電晶體包含有一臨界電壓，且接收一電壓差值；一電容，其第一端與第二端儲存該電壓差值；一第三電晶體，受控於一第二掃描線訊號，以接收一資料訊號電壓，且用以將該資料訊號電壓施加到該電容之該第一端；一第四電晶體，受控於一第一電致訊號，以提供該驅動電流至該發光元件；以及一第五電晶體，受控於一第二電致訊號，以耦接該電容之該第一端至一接地端；其中，該第一電晶體依據該第一掃描線訊號將該第二電晶體之一臨界電壓施加到該電容之該第二端，且該第二電晶體依據該電壓差值產生該驅動電流，且該電壓差值補償該第二電晶體之臨界電壓偏離。
15. 如申請專利範圍第14項所述之電路，其中該電壓差值為該電源電壓減去該臨界電壓與該資料訊號電壓。
16. 如申請專利範圍第14項所述之電路，其中該第一掃描線訊號與該第二掃描線訊號均為目前掃描線訊號。
17. 如申請專利範圍第16項所述之電路，其中該第一電致訊號與該第二電致訊號均為目前電致訊號。
18. 如申請專利範圍第14項所述之電路，其中該第一電晶體係由一P型薄膜電晶體構成，其汲極與源極分別耦接該第二電晶體之閘極與汲極、且該第一掃描線訊號施加至該第一電晶體之閘極。
19. 如申請專利範圍第14項所述之電路，其中該第二電晶體係由一P型薄膜電晶體構成，其源極耦接一電源電壓、汲極耦接該發光源件、閘極耦接該第一電晶體之汲極以形成一第一節點。
20. 如申請專利範圍第14項所述之電路，其中該電容之一端耦接該第一節點，且該三電晶體係由一P型薄膜電晶體構成，其源極耦接該電容之另一端以形成一第二節點、該資料訊號電壓施加至其汲極、且該第二掃描線訊號施加至其閘極。
21. 一種電致元件顯示裝置，包含有：複數個閘極線、複數個資料線、電源線、以及複數個畫素，每一該畫素係設置於相關閘極線、資料線、電源線之中，其中每一該畫素包含有：一第一電晶體，受控於一第一掃描線訊號；一第二電晶體，受控於一資料訊號電壓，產生一驅動電流，其中該第二電晶體耦接該第一電晶體形成一二極體連接組態；一電容，儲存該資料訊號電壓；一第三電晶體，受控於一第二掃描線訊號，以接收該資料訊號電壓，且用以將該資料訊號電壓施加到該電容之一第一端；一第四電晶體，受控於一第一電致訊號，以提供該第二電晶體產生之驅動電流至該有機發光二極體；以及一第五電晶體，受控於一第二電致訊號，以耦接該電容之該第一端至一接地端；其中，該第一電晶體依據該第一掃描線訊號將該第二電晶體之一臨界電壓施加到該電容之一第二端，該第二電晶體產生之驅動電流與該第二電晶體之該 臨界電壓無關。