[go: up one dir, main page]

TW201304096A - 半導體封裝及其半導體封裝製造方法 - Google Patents

半導體封裝及其半導體封裝製造方法 Download PDF

Info

Publication number
TW201304096A
TW201304096A TW101123545A TW101123545A TW201304096A TW 201304096 A TW201304096 A TW 201304096A TW 101123545 A TW101123545 A TW 101123545A TW 101123545 A TW101123545 A TW 101123545A TW 201304096 A TW201304096 A TW 201304096A
Authority
TW
Taiwan
Prior art keywords
package
semiconductor
package substrate
solder ball
semiconductor wafer
Prior art date
Application number
TW101123545A
Other languages
English (en)
Other versions
TWI591779B (zh
Inventor
Tae-Sin Kang
Seung-Yup Yoo
Hyo-Sun Jung
Original Assignee
Fci Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fci Inc filed Critical Fci Inc
Publication of TW201304096A publication Critical patent/TW201304096A/zh
Application granted granted Critical
Publication of TWI591779B publication Critical patent/TWI591779B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明揭露一種半導體封裝，設有導電圖案的安裝板上安裝一封裝基板，封裝基板上安裝有半導體晶片。封裝基板上面形成導電圖案，封裝基板下面的中心部分形成凹型區，除了該凹型區之外的封裝基板的下面形成用於與安裝板以電性進行連接的第一焊球，半導體晶片配置於該凹型區之內，半導體晶片的惰性面粘貼封裝基板的惰性面，而半導體晶片的活性面利用第二焊球以電性連接安裝板。本發明在封裝基板的下面形成的凹型區內配置有半導體晶片，半導體晶片的活性面利用第二焊球而變更為連接於安裝板的面朝上形態。

Description

半導體封裝及其半導體封裝製造方法
本發明關於一種半導體封裝及其製造方法，且特別是有關於一種半導體封裝及其半導體封裝製造方法，其為一種半導體晶片利用第二焊球而變更為連接於安裝板的形態，從而無需增加焊球的數量而增加外露的焊球數量，從而擴大實質的輸入/輸出引線數量。
最近，隨著電子元件的發展與使用者的需求，對電子產品的需要越來越趨向小型化、輕量化及多功能化。隨著這樣的要求，搭載半導體元件的封裝技術中，能在最小的空間內安裝更多量的半導體晶片的多晶片封裝(multi chip package)及晶片級封裝(Chip Scale Package，CSP)成為主流。系統級封裝(System In Package,SiP)技術即為此種封裝技術的其中一種。
系統級封裝(SiP)為將由獨立的半導體晶片構成的多個電路安裝成為一個封裝的小型化技術，將兩種或多個半導體晶片排列或層疊於一個封裝中而使其作為一個完整的系統而運作的產品技術。由於系統級封裝(SiP)是將具有多種功能的個別元件內裝於一個封裝之內，因此電子產品的小型化得以實現，其為隨著電子產品的小型化及複雜化地加快進展從而一躍而起的封裝技術。
請參照第1圖及第2圖，第1圖為現有的凹型區朝下(Cavity Down)的系統級封裝(SiP)的縱向剖面圖，第2圖為用於說明現有的凹型區朝下的系統級封裝(SiP)而從印刷電路板的下部仰視的示意圖。
如第1圖及第2圖所示，現有的凹型區朝下的系統級封裝10包括：上 面形成多個導電圖案(conductive pattern)(未圖示)，而下面中間部分形成凹型區(cavity)11a的印刷電路板(Printed Circuit Board,PCB)11；安裝於所述印刷電路板11的所述凹型區(cavity)11a內的半導體晶片12；形成於所述印刷電路板11上面，並利用第一通孔(via)18電性連接安裝板3，利用第二通孔19電性連接所述半導體晶片12的被動元件13與晶體振盪器14等電子產品；以及為了從外部環境保護所述印刷電路板11的整個上面而罩住所述印刷電路板11的成型部(Molding Portion)15。
除了所述印刷電路板11的凹型區11a的區域以外，所述印刷電路板11利用第一焊球16而安裝於安裝板3上面。所述第一焊球16連接於安裝板3的導電圖案3a。
所述半導體晶片12在其上面形成活性面12a，在其下面形成惰性面12b。所述半導體晶片12的惰性面12b設置成朝向安裝板(board)3的上面，並且可以利用所述第二焊球17而以電性連接所述印刷電路板11。
現有的凹型區朝下的系統級封裝10中，半導體晶片12安裝於凹型區11a內，並且利用所述第二焊球17而連接於所述印刷電路板11，因此第二焊球17完全不會外露。
系統級封裝為將多個電路安裝為一個封裝的小型化技術，因此為了將多個半導體晶片12，即多個電子元件皆安裝於印刷電路板11的表面，需要對多個導電圖案及連接結構進行最優化的設計。
但是，習知技術的凹型區朝下的系統級封裝為面朝下(face down)的形態，半導體晶片12是利用第二焊球17而安裝於印刷電路板11上，由於第二焊球17具有不外露的結構而無法將第二焊球17作為輸入/輸出引線而使 用，因此對超小型及高性能封裝的設計帶來很大的限制與困難。
為了解決上述問題，本發明的目的在於提供一種半導體封裝及其半導體封裝製造方法，半導體晶片的活性面利用第二焊球而變更為連接於安裝板的面朝上(face up)形態，從而無需實際增加焊球而提高了外露的焊球的數量，擴大了實質性的輸入/輸出引線，由此可迅速處理輸出入信號，大幅提高性能的半導體封裝及其半導體封裝製造方法。
為了達到所述目的，根據本發明的半導體封裝如下：封裝基板安裝於上面形成導電圖案的安裝板上，半導體封裝的所述封裝基板上安裝有半導體晶片，其中，所述封裝基板的上面形成導電圖案，所述封裝基板的下面中心部分形成凹型區(cavity)，在所述凹型區以外的封裝基板下面形成用於以電性連接所述安裝板的第一焊球，所述半導體晶片配置於所述凹型區之內，所述半導體晶片的惰性面粘貼於所述封裝基板的惰性面，所述半導體晶片的活性面利用第二焊球而以電性連接於所述安裝板。
所述半導體晶片的所述活性面利用所述第二焊球而形成為安裝於所述安裝板的面朝上(face up)的形態，從而擴大了輸入/輸出引線的數量。
所述封裝基板上形成用於連接所述第一焊球的多個通孔，所述封裝基板的上面安裝以電性連接於所述安裝板的電子元件，所述電子元件包括被動元件或晶體振盪器。
所述印刷電路板上形成罩住所述印刷電路板的成型部。
所述第一焊球及所述第二焊球在同一個平面上以相同的高度連接於所述安裝板的導電圖案。
另一方面，根據本發明的半導體封裝製造方法在安裝板的上面安裝封裝基板，在所述封裝基板安裝半導體晶片的半導體封裝製造方法，在所述封裝基板的下面中心部分形成凹型區(cavity)，在所述凹型區以外的封裝基板下面形成用於以電性連接所述安裝板的第一焊球，將所述半導體晶片的惰性面粘貼於所述封裝基板的惰性面(凹型區的上面)，利用第二焊球而將所述半導體晶片的活性面與所述安裝板以電性進行連接，以擴大實質性的輸入/輸出引線的數量。
如上所述，本發明在封裝基板的下面所形成的凹型區內配置有半導體晶片，半導體晶片的活性面利用第二焊球而變更為安裝於安裝板的面朝上(face up)形態，從而無需實際增加焊球而能提高外露的焊球的數量，由此擴大了實質性的輸入/輸出引線而能夠處理超高速的輸出入信號處理，並可以實現最小型化、最輕量化。
以下，參照附圖，對根據本發明的較佳實施例中半導體封裝及其半導體封裝製造方法進行詳細的說明。
參考第3圖、第4圖以及第5圖，第3圖為根據本發明的較佳實施例中半導體封裝的縱向剖面圖；第4圖為根據本發明的較佳實施例中半導體封裝，其為從印刷電路板下部的仰視示意圖；以及第5圖為根據本發明的較佳實施例中半導體封裝與習知技術的半導體封裝作比較的縱向剖面圖。
如第3圖及第4圖所示，根據本發明的實施例中半導體封裝100，可以是將相同結構或異質結構的晶片疊層，也可以是將邏輯晶片置於中間並在邏輯晶片的兩面分別具有已安裝記憶體晶片的結構，皆可以實現本發明的 系統級封裝。
基本上，習知技術的封裝製造方法需要依據導體晶片的類別而分別執行封裝工程，當考慮到由晶圓所得到的半導體晶片的數量時，對所有半導體晶片進行封裝需要較長時間，最近被提出一種方法，即在晶圓(Wafer)狀態下優先進行封裝工程，之後再沿著晶圓的切割線(scribe line)進行切割，最後再製作各個封裝。
利用如上所述的方法而製作出來的封裝稱為晶圓片級封裝(Wafer Level Package)，而且以晶圓片級製作封裝的情況下，由於封裝整體的大小與晶片的大小相近，因此稱為晶圓片級晶片規模封裝(Wafer Level Chip Size Package,WLCSP)。
本發明的較佳實施例中所述的半導體晶片120例如是邏輯晶片或記憶體晶片，並且這樣的半導體晶片120可以是上述所述的晶圓片級晶片規模封裝(WLCSP)形態的晶片或者是凸起的晶粒(die)形態的晶片。但是，本發明並不限於此，也可以是晶片單位、晶圓單位或封裝單位的半導體元件。
根據本發明的較佳實施例中半導體封裝100，在其上面具備形成導電圖案110a的封裝基板110。
所述封裝基板110的下面中心部分形成凹型區(cavity)111，在所述凹型區111以外的封裝基板110下面形成用於以電性連接所述安裝板3的第一焊球112，亦即所述第一焊球112設置於所述凹型區111週邊的封裝基板110下面。
在一實施例中，所述封裝基板110的凹型區111可以利用從顯微機械加工(micro-machining)到微型機電系統(Micro Electro Mechanical System, MEMS)等技術進行微細的加工，以於封裝基板110的中心部去除了一部分的惰性區域，以形成任意尺寸大小之區域。
根據本發明的較佳實施例中半導體封裝100具有配置於所述凹型區111之內的所述半導體晶片120。
所述半導體晶片120的惰性面120b粘貼於所述封裝基板110的惰性面(凹型區的上面)111a，所述半導體晶片120的活性面120a利用第二焊球121以電性連接所述安裝板3。
亦即，所述半導體晶片120為惰性面120b朝向封裝基板110，而其活性面120a朝向安裝板3的面朝上(face up)結構，並且被安裝於安裝板3的上面。這時，半導體晶片120的活性面120a利用第二焊球121而連接於安裝板3，從而以電性連接於所述安裝板3。
其中，上述的活性面120a是指形成於半導體晶片120內的電路圖案(電路佈線)中至少一部分被外露並且能夠實現資料的輸入與輸出的介面。上述的惰性面120b是指電路圖案並未外露且不能實現實際的資料的輸入與輸出的介面。
所述半導體晶片120的惰性面120b粘貼於封裝基板110的惰性面(凹型區的上面)111a，這時粘貼部件160可以使用環氧(epoxy)、聚醯亞胺(polyimide)或兩面膠其中任意一種。
所述第一焊球112及所述第二焊球121在同一平面上以相同的高度連接所述安裝板3的導電圖案3a。
而且，所述封裝基板110上形成至少一個用於連接所述第一焊球112的通孔113，所述封裝基板110的上面安裝有用於以電性連接於所述安裝板 3的被動元件130及晶體振盪器140。所述被動元件130及晶體振盪器140僅為電子元件中的一個舉例，可以根據需要而替換為其他電子元件。
所述半導體晶片120的導電圖案利用通孔113而以電性連接安裝於封裝基板110的上部的被動元件130及晶體振盪器140，所述第二焊球121中的一部分具備與被動元件130及晶體振盪器140以電性進行連接的功能，其餘部份的第二焊球121具備可作為將資料進行輸入與輸出的輸入/輸出引線的功能。
並且，所述印刷電路板110上形成用於罩住所述印刷電路板110的上部的成型部150。所述成型部150為作為絕緣體的樹脂而成，屬於周知的常用技術，因此予以省略。
第4圖為根據本發明的較佳實施例中半導體封裝100，其為從印刷電路板110下部的仰視示意圖，與第2圖的習知技術半導體封裝相比，第4圖的安裝板3的中間部分也配置有第二焊球121而由此可以確認外露的全部焊球數量有所增加。即，相比習知技術的凹型區朝下的系統級封裝10，雖然全部焊球的數量並沒有增加，但能夠作為輸入與輸出的輸入/輸出引線而運作的實質焊球的數量將會有所增加。
因此，根據本發明的較佳的實施例中半導體封裝100為面朝上(face up)形態，並且所述半導體晶片120的所述活性面120a利用所述第二焊球121而連接到所述安裝板3，從而可以實現輸入/輸出引線的數量的實質性增加。
另一方面，第5圖為根據本發明的較佳實施例中半導體封裝與習知技術的半導體封裝作比較的縱向剖面圖，第5圖的(a)圖為用於說明習知技術的半導體封裝的信號路徑的示意剖面圖，第5圖的(b)圖為用於說明根據本 發明的較佳實施例中半導體封裝的信號路徑的示意剖面圖。
如第5圖的(a)圖所示，習知技術的半導體封裝結構的外部信號路徑中，由於信號路徑(請參照箭頭所示)是由半導體晶片12、第二焊球17、第二通孔19、第一通孔18、第一焊球16及導電圖案3a構成。因此實際上第二焊球17無法具備輸入/輸出引線的功能，因此輸入/輸出引線的數量只能被限制為第一焊球16。
相反地，如第5圖的(b)圖所示，根據本發明的較佳實施例中半導體封裝，其信號路徑(請參照箭頭)包括：由半導體晶片120、第二焊球121、導電圖案3a構成的第一路徑；以及由被動組件130及晶體振盪器140、通孔113、第一焊球112、及導電圖案3a構成的第二路徑。
而且，根據本發明的較佳的實施例中半導體封裝的內部信號路徑，半導體晶片120利用第二焊球121、導電圖案3a、第一焊球112及通孔113而以電性連接被動元件130與晶體振盪器140。
如上所述，本發明的半導體封裝中，隨著外部信號路徑的多元化，實際上不僅是第一焊球112，還有第二焊球121也能作為輸入/輸出引線之用。因此相比習知技術的半導體封裝，無需實際增加焊球就能提高作為輸入/輸出引線而運作的焊球的數量，有效增加輸入/輸出引線，從而能夠迅速處理輸出入信號，能大幅提高性能。
另一方面，根據本發明的較佳的實施例的半導體封裝製造方法，在所述凹型區(cavity)111以外的封裝基板110下面形成用於以電性連接所述安裝板3的第一焊球112，將所述半導體晶片120的惰性面120b粘貼於所述封裝基板110的下面，利用第二焊球121而將所述半導體晶片120的活性面 120a以電性連接於所述安裝板3，從而擴大輸入/輸出引線的數量。
如上所述，本發明在封裝基板的下面所形成的凹型區內配置有半導體晶片，半導體晶片的活性面利用第二焊球而變更為安裝於安裝板的面朝上(face up)形態，從而無需實際增加焊球而能增加外露的焊球的數量，由此擴大了實質性的輸入/輸出引線，故能夠處理超高速的輸出入信號處理，還可以實現最小型化、最輕量化。
雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
3‧‧‧安裝板
3a‧‧‧導電圖案
10‧‧‧系統級封裝
11‧‧‧印刷電路板
11a‧‧‧凹型區
12‧‧‧半導體晶片
12a‧‧‧活性面
12b‧‧‧惰性面
13‧‧‧被動元件
14‧‧‧晶體振盪器
15‧‧‧成型部
16‧‧‧第一焊球
17‧‧‧第二焊球
18‧‧‧第一通孔
19‧‧‧第二通孔
100‧‧‧半導體封裝
110‧‧‧封裝基板
110a‧‧‧導電圖案
111‧‧‧凹型區
111a‧‧‧封裝基板的惰性面
112‧‧‧第一焊球
113‧‧‧通孔
120‧‧‧半導體晶片
120a‧‧‧活性面
120b‧‧‧惰性面
121‧‧‧第二焊球
130‧‧‧被動元件
140‧‧‧晶體振盪器
150‧‧‧成型部
160‧‧‧粘貼部件
第1圖為習知技術的凹型區朝下的系統級封裝的縱向剖面圖；第2圖為習知技術的凹型區朝下的系統級封裝，其為從印刷電路板下部的仰視示意圖；第3圖為根據本發明的較佳實施例中半導體封裝的縱向剖面圖；第4圖為根據本發明的較佳實施例中半導體封裝，其為從印刷電路板下部的仰視示意圖；以及第5圖為根據本發明的較佳實施例中半導體封裝與習知技術的半導體封裝作比較的縱向剖面圖。
3‧‧‧安裝板
3a‧‧‧導電圖案
100‧‧‧半導體封裝
110‧‧‧封裝基板
110a‧‧‧導電圖案
111‧‧‧凹型區
111a‧‧‧封裝基板的惰性面
112‧‧‧第一焊球
113‧‧‧通孔
120‧‧‧半導體晶片
120a‧‧‧活性面
120b‧‧‧惰性面
121‧‧‧第二焊球
130‧‧‧被動元件
140‧‧‧晶體振盪器
150‧‧‧成型部
160‧‧‧粘貼部件

Claims (9)

  1. 一種半導體封裝，一封裝基板安裝於具有一導電圖案的一安裝板上，該封裝基板上安裝有半導體晶片，其中該封裝基板的上面形成該導電圖案，該封裝基板的下面中心部分形成一凹型區，在該凹型區以外的該封裝基板下面形成用於以電性連接該安裝板的一第一焊球，該半導體晶片配置於該凹型區之內，該半導體晶片的一惰性面粘貼於該封裝基板的惰性面，該半導體晶片的一活性面利用一第二焊球而以電性連接於該安裝板。
  2. 如申請專利範圍第1項所述的半導體封裝，其中該半導體晶片的該活性面利用該第二焊球成為連接於該安裝板的面朝上形態，從而擴大輸入/輸出引線的數量。
  3. 如申請專利範圍第1或2項所述的半導體封裝，其中該封裝基板上形成用於連接該第一焊球的多個通孔，該封裝基板的上面安裝以電性連接於該安裝板的電子元件，該電子元件包括被動元件或晶體振盪器。
  4. 如申請專利範圍第1或2項所述的半導體封裝，其中該印刷電路板上形成罩住該印刷電路板的成型部。
  5. 如申請專利範圍第1或2項所述的半導體封裝，其中該第一焊球及該第二焊球以相同的高度連接於該安裝板的導電圖案。
  6. 如申請專利範圍第1項所述的半導體封裝，其中該第二焊球中的一部分作為用於輸出入資料的輸入/輸出引線。
  7. 如申請專利範圍第1項所述的半導體封裝，其中該半導體晶片利用該環氧、聚醯亞胺或兩面膠中所選擇出來的一種粘貼部件而粘貼於該封裝基板的該惰性面。
  8. 如申請專利範圍第1項所述的半導體封裝，其中該半導體晶片為晶圓片級晶片規模封裝形態的晶片或凸塊的晶粒形態的晶片中的其中一種。
  9. 一種半導體封裝製造方法，在安裝板上面安裝封裝基板，在該封裝基板安裝半導體晶片的半導體封裝製造方法，其中在該封裝基板的下面中心部分形成一凹型區，在該凹型區以外的封裝基板下面形成用於以電性連接該安裝板的第一焊球，將該半導體晶片的惰性面粘貼於該封裝基板的惰性面，利用第二焊球而將該半導體晶片的活性面以電性連接於該安裝板，從而擴大輸入/輸出引線的數量。
TW101123545A 2011-07-01 2012-06-29 半導體封裝及其半導體封裝製造方法 TWI591779B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065246A KR101222474B1 (ko) 2011-07-01 2011-07-01 반도체 패키지 및 그 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
TW201304096A true TW201304096A (zh) 2013-01-16
TWI591779B TWI591779B (zh) 2017-07-11

Family

ID=47402718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123545A TWI591779B (zh) 2011-07-01 2012-06-29 半導體封裝及其半導體封裝製造方法

Country Status (3)

Country Link
KR (1) KR101222474B1 (zh)
CN (1) CN102856264B (zh)
TW (1) TWI591779B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160104322A (ko) * 2015-02-26 2016-09-05 엘지이노텍 주식회사 인터포저 패키지 및 이를 구비하는 전자 모듈
US9960146B1 (en) * 2017-03-19 2018-05-01 Nanya Technology Corporation Semiconductor structure and method for forming the same
CN114446919B (zh) * 2020-11-04 2024-11-22 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法
US11764136B2 (en) * 2021-08-19 2023-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming bump pad array on substrate for ground connection for heat sink/shielding structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372169B2 (ja) * 1996-06-07 2003-01-27 株式会社東芝 半導体パッケージ
KR100549312B1 (ko) 2000-10-10 2006-02-02 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
TWI278947B (en) 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
WO2006124597A2 (en) * 2005-05-12 2006-11-23 Foster Ron B Infinitely stackable interconnect device and method
JP2007150181A (ja) 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd 積層型実装構造体
JP4930204B2 (ja) * 2007-06-07 2012-05-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TWI416700B (zh) * 2009-12-29 2013-11-21 Chipmos Technologies Inc 晶片堆疊封裝結構及其製造方法

Also Published As

Publication number Publication date
CN102856264A (zh) 2013-01-02
CN102856264B (zh) 2016-05-04
TWI591779B (zh) 2017-07-11
KR101222474B1 (ko) 2013-01-15

Similar Documents

Publication Publication Date Title
US8304881B1 (en) Flip-chip, face-up and face-down wirebond combination package
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
TWI512849B (zh) 具有堆疊式封裝件之積體電路封裝系統及其製造方法
US8592952B2 (en) Semiconductor chip and semiconductor package with stack chip structure
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US20120268899A1 (en) Reinforced fan-out wafer-level package
CN107749411B (zh) 双面SiP的三维封装结构
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US8674516B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
JP2005175423A (ja) 半導体パッケージ
KR20180023628A (ko) 반도체 패키지 장치
TWI591779B (zh) 半導體封裝及其半導體封裝製造方法
KR20080106155A (ko) 반도체 패키지 및 그 형성방법
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
US9543277B1 (en) Wafer level packages with mechanically decoupled fan-in and fan-out areas
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2006202997A (ja) 半導体装置およびその製造方法
KR101384342B1 (ko) 반도체 패키지
KR20080084071A (ko) 반도체 패키지
KR20010068504A (ko) 멀티 칩 패키지 및 이를 이용하는 적층 패키지
KR20110012671A (ko) 반도체 패키지
KR20010058584A (ko) 반도체패키지
KR20110137241A (ko) 스택 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees