TW201232620A - Non-planar device having uniaxially strained fin and method of making same - Google Patents

Description

201232620 六、發明說明： 【發明所屬之技術領域】 本發明係有關具有單軸應變鰭狀部之非平面裝置及其 製作方法。 【先前技術】 諸如微處理器等之微電子積體電路實際包含數以百萬 計的電晶體。積體電路的速度主要依據這些電晶體的性能 。因此’工業上已發展出諸如非平面式電晶體等之特有結 構，及對電晶體內的組件使用應變技術來提高性能。 【發明內容】及【實施方式】 在下面的詳細說明中，參考經由圖解呈現可實行所主 張之標的物之特定實施例的附圖。充分仔細說明這些實施 例，以使熟悉於本技藝之人士能夠實行該標的物。應明白 ，雖然各有不同，但是各種實施例不一定相互排它。例如 ，在不違背所主張之標的物的精神和範疇下，關於一個實 施例之其內所說明之特別特徵、結構、特性可被實施於其 他實施例之內。此外，應明白，在不違背所主張之標的物 的精神和範疇下，可修改各個所揭示的實施例內之個別元 件的位置或配置。因此，下面的詳細說明不以限制的觀點 來進行，而標的物的範圍僅藉由附加的申請專利範圍連同 附加的申請專利範圍所賦予權利之同等物的全部範圍來予 以定義、適當闡釋。在圖式中，相同號碼意指幾個圖式之 -5- 201232620 中相同或類似元件或功能，及其內所描劃的那元件不一定 彼此成比例，反而是可放大或縮小個別元件，以便更加容 易理解本發明說明中的元件。 本說明的實施例係有關於微電子裝置的製造。在至少 一個實施例中，本標的物係有關於在非平面式電晶體的半 導體本體中形成隔離結構。 在諸如三閘電晶體、FinFET、Ω-FET、及雙閘電晶體 等非平面式電晶體的製造中，可使用非平面式半導體本體 來形成具有非常小的閘極長度（例如，小於約3 0 nm )之 能夠完全空乏的電晶體。例如在三閘電晶體中，半導體本 體通常具有形成在塊狀半導體基板或絕緣體上矽晶片基板 上之有著頂表面和兩相對的側壁之鰭狀部形。閘極介電質 可被形成在鰭狀部的頂表面和側壁上，及閘極電極可被形 成在鰭狀部之頂表面上的閘極介電質之上且鄰接鰭狀部的 側壁上之閘極介電質。因此，因爲閘極介電質和閘極電極 鄰接於鰭狀部的三個表面，所以形成三個分開的通道。當 形成有三個分開的通道時，當打開電晶體時，鰭狀部可完 全空乏。 半導體本體通常係由含矽材料所形成，及如同熟悉於 本技藝之人士將明白一般，含矽材料中的感應應變可增加 通道遷移率。通道遷移率增加可產生有利點，包括但不侷 限於電阻縮減，效率提高、電流增加，及增速度加。可藉 由在其結晶結構中具有晶格失配（例如，不同的晶格常數 或尺寸）之材料而在鰭狀部上感應應變。例如，當諸如例 -6- 201232620 如鍺等包括應變感應元素在其內之矽和矽合金（其中，合 金包括矽鍺）被用於分別形成基板和鰭狀部時，矽與矽合 金之間的晶格參數差異可使砂合金被應變。嘉晶生長的應 變矽鍺爲生長在矽基板上之應變膜的一個例子。除此之外 ，可根據諸如例如CVD、PVD、MBE等眾所皆知之方法的 任一者或者任何其他適當的薄膜沈積處理來設置矽鍺膜。 實施例包含任何應變感應元素和可與基板的材料產生 晶格失配之半導體材料的合金。因此，此處所提到之應變 感應”元素”不一定侷限於來自元素的週期表之純元素，而 是可包括當與半導體材料成爲合金時如上述產生晶格失配 之任何材料。例如’當基板由矽製成時，碳和矽可被一起 用來形成由於與矽基板的晶格失配在鰭狀部產生拉伸應變 之SiC合金，與由於矽鍺所引起的壓縮應變相抗衡。根據 與上面有關矽鍺的段落所說明之方法相同的方法，可將 SiC例如設置在基板上。根據本實施例之應變感應元素的 其他實例可包括磷、硼、氮或錫。 圖1爲根據一個實施例之一些電晶體1〇〇的立體圖， 電晶體包括形成在形成於基板上的應變鰭狀部上之一些閘 極。在本發明的實施例中’基板1〇2可以是具有界定其間 的基板主動區106之諸如淺溝槽隔離（STI)區等一對間 隔開的隔離區1 04之單晶矽基板或絕緣體上矽晶片基板。 然而，基板1 〇 2不一定必須是單晶矽基板，及可以是其他 類型的基板’只要選擇基板材料和鰭狀部材料，以便根據 實施例而產生單軸應變組態。基板材料可包含例如鍺、砷 201232620 化鎵、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、銻化 鎵等等，其可與矽組合之任一者。可藉由在基板102中形 成溝槽，以諸如包括例如Si02的氧化矽等電絕緣材料來 塡充溝槽而形成隔離區104。 被圖示成三閘電晶體之各個電晶體1 00包括界定鰭狀 部112之半導體本體110，半導體本體110被形成鄰接基 板主動區106。鰭狀部112包括延伸在隔離區104的表面 上方之裝置主動部113。裝置主動部113可具有頂表面 1 1 4和一對橫向相對側壁：側壁1 1 6及相對側壁1 1 8。半 導體本體110可由諸如具有與塊狀半導體基板102不同晶 格常數或尺寸之單晶半導體等材料所形成，以便半導體本 體110具有應變感應在其內。在本發明的一個實施例中， 半導體基板102爲單晶矽基板，及半導體本體110爲單晶 矽鍺合金。 如圖1另外所示，至少一閘極1 32可被形成在鰭狀部 112之上。爲了形成三閘裝置，可藉由形成閘極介電層 134在裝置主動部113之頂表面114上或鄰接於頂表面 1 1 4與一對橫向相對的側壁1 1 6、1 1 8上或鄰接於一對橫向 相對的側壁1 1 6、1 1 8，以及形成閘極電極層1 3 6在閘極介 電層134上或鄰接於閘極介電層134來製造閘極132。關 於雙閘裝置（未圖示出），閘極介電層將被形成在裝置主 動部113之一對橫向相對的側壁116、118上或鄰接於一 對橫向相對的側壁1 1 6、1 1 8，同時頂表面1 1 4將被閘極隔 離層所覆蓋，如同熟悉於本技藝之人士所知一般。 -8 - 201232620 閘極介電層1 3 4係可由任何眾所皆知的閘極介電材料 所形成，包括但不侷限於二氧化矽（si〇2 )，氮氧化矽（ SiOxNy )，氮化矽（Si3N4 )，及諸如氧化給、給矽氧化物 、氧化鑭、鑭鋁氧化物、氧化锆、鍩矽氧化物、氧化钽、 氧化鈦、鋇緦鈦氧化物、鋇鈦氧化物、緦鈦氧化物、氧化 釔、氧化鋁、鉛銃鉬氧化物、及鉛鋅鈮酸物等高k介電材 料。閘極介電層1 34係可藉由眾所皆知的技術來予以形成 ，諸如藉由諸如化學氣相沈積（”CVD”）'物理氣相沈積 (”PVD”）、原子層沉積（”ALD”）等沈積閘極電極材料 ，而後以眾所皆知的微影和蝕刻技術來圖案化閘極電極材 料，如同熟悉於本技藝之人士所知一般。 如圖1所示，閘極電極1 3 6可被形成在閘極介電層 134上或鄰接於閘極介電層134。閘極電極136係可藉由 眾所皆知的技術來予以形成，諸如藉由諸如化學氣相沈積 (”CVD”）、物理氣相沈積（”PVD”）、原子層沉積（ ”ALD”）等沈積閘極電極材料，而後以眾所皆知的微影和 蝕刻技術來圖案化閘極電極材料，如同熟悉於本技藝之人 士所知一般。 圖1之各個三閘電晶體的”寬度”等於側壁1 1 6處之裝 置主動部113的高度，加上頂表面114處之裝置主動部 1 1 3的寬度，加上相對側壁1 1 8處之裝置主動部1 1 3的高 度。在本發明的實施中，鰭狀部112在實質上垂直於閘極 132的方向上運作。關於雙閘電晶體（未圖示出），電晶 體的”寬度”將等於各個側壁處之裝置主動部的高度總和。 -9 - 201232620 閘極電極136可由任何適當閘極電極材料所形成。在 本發明的實施例中，閘極電極U6可由包括但不侷限於多 晶矽、鎢、釕、鈀、鉑、鈷、鎳、給、锆、鈦、鉬、鋁、 碳化鈦、碳化锆、碳化鉬、碳化鈴、碳化鋁、其他金屬碳 化物、金屬氮化物、及金屬氧化物之材料所形成。閘極電 極1 3 6可藉由眾所皆知的技術來予以形成，諸如藉由毯覆 式沈積（blanket depositing)閘極電極材料，而後以眾所 皆知的微影和蝕刻技術來圖案化閘極電極材料，如同熟悉 於本技藝之人士所知一般。 仍參考圖1，源極區140和汲極區142可被形成在閘 極電極136的相對側上之鰭狀部的裝置主動部113中。源 極和汲極區係可藉由相同導電型來予以形成，諸如N型或 P型導電等。源極和汲極區可具有均勻的摻雜濃度或可包 括不同濃度的子區或諸如頂端區等摻雜外形（例如，源極 /汲極延長部）。在本發明的實施例之一些實施中，源極 和汲極區可具有實質上相同的摻雜濃度和外形，而在其他 實施例中它們可改變。根據一個實施例，鰭狀部可包括源 極區和汲極區處之材料，其在其晶體結構與基板材料的晶 體結構之間存在晶格失配，此失配大於鰭狀部非源極-汲 極區的結晶結構與基板材料的晶體結構之間的晶格失配。 以此方式’源極和汲極區可存在比鰭狀部的其他區域更高 的應變在鰭狀部中之區域。源極和汲極區的較高晶格失配 可被使用來增加通道中的應變，此更進一步提高通道遷移 率。 -10- 201232620 可以一些不同方式來達成上述的較大晶格失配。例如 ’根據一個實施例’在將設置源極和汲極.區之位置處的鰭 狀部中可界定凹部區。例如，鰭狀部可受到蝕刻技術，以 設置凹部於其內’如同熟悉於本技藝之人士所知一般。可 藉由對準触刻到多閘裝置的閘極電極堆疊和間隔物之源極 /汲極凹α卩’例如以自我對準方式來實現源極汲極凹部的 倉虫刻。之後’用於源極和汲極區之材料可磊晶再生長到凹 部內。用於源極和汲極區之材料例如可包括被摻雜的材料 及/或包括與存在於鰭狀部剩餘部分中之百分比相同的應 變感應元素之百分比的材料。例如，在鰭狀部材料包括矽 鍺合金處’可以被摻雜的矽鍺合金及/或以具有與存在於 鰭狀部剩餘部分中之百分比相同的鍺之百分比的矽鍺合金 來再充塡源極和汲極凹部。矽鍺例如可被摻雜有硼或任何 其他類似的摻雜劑，如同熟悉於本技藝之人士所知一般。 在鰭狀部材料包括SiC處，摻雜劑選擇可包括例如磷，如 同熟悉於本技藝之人士所知一般。 根據另一實施例，經由離子摻雜可佈植更多的應變感 應元素到鰭狀部的材料內，以便給予更多的應變到源極和 汲極區處的鰭狀部，因而避免在源極和汲極區中設置凹部 的需要。在此種實例中，源極和汲極區將展現比鰭狀部之 其他區域更高的摻雜位準。例如，摻雜劑可包括硼或任何 其他類似摻雜劑，如同熟悉於本技藝之人士所知一般。根 據實施例之摻雜劑的例子可包括鍺以增加應變，或硼以提 高電阻，在實施例的範圍內之其他摻雜劑。 -11 - 201232620 接著參考圖2a-2c，根據三個實施例圖示電晶體的橫 剖面。圖2a將半導體本體110圖示成具有基底部111和 鰭狀部1 1 2，其中基底部1 1 1係位在基板1 02與隔離區 104之間，且其中基板具有實質上平坦的上表面103。然 而，並未如此地侷限實施例。例如，如各自圖2 b及2 c所 示，在沒有延伸在基板102上方的基底部之下，半導體本 體1 1 〇可由鰭狀部1 1 2所組成（亦如圖1所示，圖2b爲 沿著線Π-ΙΙ之圖1的橫剖面）。根據一個實施例，基板 102可具有實質上平坦的上表面103，如圖2b所示，或者 在另一選擇中，基板102可包括基板基底部105和從基板 基底部105延伸出的基板鰭狀部107，半導體本體110的 鰭狀部112延伸在基板鰭狀部107的上方。 接著參考圖3，沿著圖2b的線III-III圖示橫剖面， 另外圖示第一ILD (層間介電）層1 5 0、源極和汲極接點 152及154以及閘極接點156。雖然亦圖示源極區140和 汲極區1 42，但是其位置如所示當然能夠交換。在所示之 實施例中，亦圖示頂端區158及160和間隔物162及164 。根據實施例，可如上述有關源極區140和汲極區M2來 設置頂端區。可以眾所皆知的方式來設置間隔物，如同熟 悉於本技藝之人士所知一般。以此方式，可以眾所皆知的 方式，將根據實施例之裝置倂入作爲積體電路的一部分。 裝置例如可以是PMOS裝置。 接著參考圖4、.5 a及5b，將說明根據實施例之裝置的 製造方法。方法實施例包含設置已應變的膜，其然後用作 -12- $ 201232620 爲自此形成應變鰭狀部的基礎，諸如例如經由蝕刻等，但 是從應變膜設置鰭狀部的其他方式係在實施例的範圍內。 如1圖4所見，方塊400中之方法實施例包括設置包括 諸如砂等第一材料之基板。在方塊402中，基板可被設置 包括第一材料。在方塊404中，雙軸應變膜可被設置在基 板上’及在方塊406中，單軸鰭狀部係可藉由蝕刻雙軸應 變膜而自雙軸應變膜所形成。 尤其特別地參考圖5a及5b，下面將說明例示方法實 施例。 首先參考圖5a，首先設置矽基板502，及生長在其上 之雙軸應變SiGe膜550。如上所述，SiGe膜係可使用 CVD、PVD、MBE、或任何其他適當薄膜沈積處理來予以 設置。可例如從約25 nm至約40 nm來形成SiGe膜550 的厚度。較厚的SiGe膜及/或SiGe中較高的鍺百分比通 常會在晶體內產生不想要的差排（dislocation)，其可能使 鰭狀部中的應變變低，而較薄的SiGe會具有相反效果。 通常，在不過度限制SiGe膜之厚度的同時可小心避免差 排。 如圖5b所見，SiGe膜5 5 0可受到微影和蝕刻’以便 產生所示之鰭狀部5 1 2。較佳的是’可使用乾式蝕刻’以 便以習知方式設置諸如例如用於提供淺溝槽隔離區等鰭狀 部。根據所示之實施例的SiGe膜55〇之蝕刻產生維持應 力在電流流動的方向CF上（亦即’在鰭狀部的縱向方向 上），同時實質上釋放應力在垂直於電流流動的方向上’ -13- 201232620 諸如圖5b所示之方向PCF等。 可選擇應變感應元素的百分比，以最佳化電晶體性能 ，如同熟悉於本技藝之人士所知一般。例如，在應變感應 元素包含鍺之處，鰭狀部的材料可以是在約30%與約70% 之間的鍺、及在約40%與約50%之間的鍺較佳。選用地， 鰭狀部的材料遍及延伸在基板與閘極介電質之間的其體積 可具有恆定的應變感應元素百分比。例如，參考圖2 a-2c ，配置在基板102與閘極介電質134之間的鰭狀部之部位 115 (亦即，如圖1及2a-2c所示之部位界定通道135)遍 及其體積可存在恆定的鍺百分比。此外，此恆定的百分比 可應用到遍及鰭狀部的全部體積。 參考下面表1，提供蝕刻含40%鍺的Si Ge膜之前和之 後的測量和模擬應變平均之比較。 藉由Raman (拉曼）所測量 之平均雙軸應變的平均 來自模擬之SiGe中的 平均雙軸應變之平均 蝕刻之前 -1.60% -1.55% 蝕刻之後 -0.85% -0.80% 表1 所測量之平均的平均係藉由將實際和模擬的Raman光 譜用於SiGe膜所獲得。平均的平均係藉由將Raman光譜 測量和有限元素爲基的應力模擬用於SiGe膜所獲得。如 表1的第一行所暗示一般，SiGe膜中的應變在蝕刻之後比 蝕刻之前小。有關雙軸應變SiGe膜的模擬資料之表1的 201232620 第二行與行中的値具有強烈關聯，及暗示雙軸應變釋放到 單軸後蝕刻。 接著參考圖6a，提供沿著電流流動的方向之通道中的 模擬平均應力對SiGe (矽鍺）鰭狀部中之鍺的百分比之標 繪圖。如從圖6a可清楚看出，沿著電流流動的方向之鰭 狀部中的鍺中之應力隨著SiGe鰭狀部材料中的鍺之百分 比增加而增加。因此，根據一些實施例，可藉由增加膜中 的鍺之百分比，或者藉由減少SiGe膜的寬度，或者二者 來獲得不同的想要應力。例如，增加諸如圖4a的SiGe膜 450等SiGe膜中的鍺之百分比的一方式將在於使用氧化來 減少膜的寬度。以此方式，諸如例如二氧化矽等氧化物中 的氧將與SiGe膜中之矽的某一些組合，消耗SiGe膜中之 矽的某一些並且使留在後面的SiGe中之鍺的濃度較高， 及進一步使後面的SiGe膜比氧化之前薄，以此方式在鰭 狀部中產生更多應變。 接著參考圖6b，提供遷移率對具有不同百分比的 SiGe膜之能帶隙及因此不同的單軸應力位準之標繪圖。圓 形表示不同百分比的膜後蝕刻之最後單軸應力。圖示表示 各種不同的遷移率和能帶隙係可藉由精心設計所設置的 SiGe膜之應力和Ge百分比來予以達成。例如，添加預定 百分比的鍺到源極和汲極區及/或使用諸如閘極應變、氮 化物覆蓋層等等其他應變技術可被用於修改具有最初的鍺 百分比之給定SiGe鰭狀部的通道之應力。 圖式和上述說明給予實施例例子。熟悉於本技藝之人 -15- 201232620 士將明白，所說明元件的一或多個可被適當組合成單一功 能元件。另一選擇是’某些元件可分裂成多個功能元件。 來自一個實施例的元件可添加到另一實施例。例如，此處 所說明的處理順序可改變’而不侷限於此處所說明的方式 。而且，不需要以所示之順序來實施任一流程圖的行爲； 也不需要一定執行所有行爲。再者，不依賴其他行爲的那 些行爲可與其他行爲並行執行。實施例的範圍絕不受這些 特定例子限制。無論說明書中是否明確指定，可有諸如結 構、尺寸、及材料使用的不同等許多變化。實施例的範疇 至少廣泛如同下面申請專利範圍所給定的一般。 【圖式簡單說明】 在說明書的最後部分特別指出和清楚申請本發明的標 的物專利範圍。從連同附圖之下面說明和附錄的申請專利 範圍將使本發明的上面和其他特徵更加清楚。應明白附圖 僅用來描劃根據本發明的幾個實施例，及因此不被用來侷 限其範圍。經由使用附圖將能更加具體和詳細說明本發明 ’使得能夠更容易確定本發明的有利點，其中： 圖1爲根據一個實施例之複數個非平面裝置的立體圖 » 圖2a-2c爲根據三個各自的實施例之電晶體的橫剖面 圖； 圖3爲圖示頂端及源極/汲極區之一個實施例的橫剖 面圖： -16- 201232620 圖4爲方法實施例的流程圖； 圖5a及5b爲包括基板和其上的應變膜之組裝的立體 圖； 圖6 a爲根據一例子之沿著電流流動的方向之通道中 的模擬平均應力對Si Ge (矽鍺）鰭狀部中之鍺的百分比之 標繪圖；以及 圖6b爲根據另一例子之遷移率對具有不同百分比的 Si Ge膜之能帶隙及因此不同的單軸應力位準之標繪圖。 【主要元件符號說明】 1〇〇 :電晶體 102 :基板 103 :上表面 104 :隔離區 105 :基板基底部 106 :基板主動區 107 :基板鰭狀部 1 1 0 :半導體本體 1 1 1 :基底部 1 1 2 :鰭狀部 1 1 3 :裝置主動部 1 1 4 :頂表面 1 1 5 :部位 1 1 6 :側壁 -17- 201232620 1 1 8 :相對側壁 1 3 2 :閘極 1 3 4 :閘極介電層 1 3 5 :部位界定通道 1 3 6 :閘極電極 1 4 0 :源極區 1 4 2 :汲極區 1 5 0 :層間介電層 1 5 2 :源極接點 154 :汲極接點 1 5 6 :閘極接點 1 5 8 :頂端區 1 6 0 :頂端區 1 6 2 :間隔物 1 6 4 :間隔物 5 02 :矽基板 5 1 2 :鰭狀部 5 5 0 :雙軸應變矽鍺膜 -18-

Claims (1)

1. 201232620 七、申請專利範圍： 1 . 一種裝置，包含： 基板’包栝第一材料； 單軸應變鶴狀部，包括第二材料，該繪狀部係配置在 該基板上且具有裝置主動部； 其中，該鰭狀部包括第二材料，該第—材料和該第二 材料在其各自的結晶結構之間呈現晶格失配。 2 -根據申請專利範圍第1項之裝置，另包含： 閘極介電質，係在該裝置主動部上； 閘極電極，係在該閘極介電質上。 3. 根據申請專利範圍第1項之裝置，其中，該第一 材料包含矽’且該第二材料包含包括矽和應變感應元素的 合金。 4. 根據申請專利範圍第3項之裝置，其中，該應變 感應元素包含鍺，且該第二材料包含矽鍺。 5. 根據申請專利範圍第4項之裝置，其中，該第二 材料包含30%至70%之間的鍺。 6. 根據申請專利範圍第3項之裝置，其中，該第二 材料遍及其全部體積具有實質上恆定的該寧變感應元素對 矽之百分比。 7. 根據申請專利範圍第2項之裝置，另包含： 該裝置主動部包括： 源極區，係鄰接該聞極電極的一側； ' 汲極區，係鄰接與該閘極電極之該一側相對的另 -19- 201232620 —側； 其中’該鰭狀部包括第三材料於該源極區和該汲極區 的每一者中，該第三材料在其結晶結構與該第—材料的該 結晶結構之間呈現晶格失配’而該晶格失配大於該第二材 料與該第一材料的各自結晶結構之間的該晶格失配。 8 ·根據申請專利範圍第7項之裝置，其中： 該第一材料包含砂； 該第二材料包含砂和應變感應元素的合金；以及 該源極區中和該汲極區中之該第二材料含有比該裝置 主動部的其他區域高之該應變感應元素的百分比。 9_根據申請專利範圍第8項之裝置，其中，該源極 區和該汲極區包含凹部區。 1 〇_根據申請專利範圍第8項之裝置，其中，該源極 W和該汲極區包含被佈植有Ge (鍺）離子之各自的區域 〇 U.—種裝置之製造方法，包含： 設置包括第一材料之基板； 設置包括第一材料之鰭狀部’該鰭狀部係配置在該基 板上且具有裝置主動部，該第一材料和該第二材料在其各 自的結晶結構之間呈現晶格失配，其中，設置該鰭狀部包 括： 將包括該第二材料之雙軸應變膜設置在該基板上 ;以及 去除該雙軸應變膜的部分’以自此形成實質上單 -20- 201232620 軸應變鰭狀部。 12. 根據申請專利範圍第11項之方法，另包含： 將閘極介電質設置在該裝置主動部上；以及 將閘極電極設置在該閘極介電質上。 13. 根據申請專利範圍第11項之方法，其中，該去 除包括將該雙軸應變膜蝕刻成實質上單軸應變鰭狀部。 14. 根據申請專利範圍第11項之方法，其中，該第 —材料包含矽，且該第二材料包含包括矽和應變感應元素 之合金。 15. 根據申請專利範圍第14項之方法，其中，該應 變感應元素包含鍺，且該第二材料包含矽鍺。 16. 根據申請專利範圍第15項之方法，其中，該第 二材料包含3 0 %至7 0 %之間的鍺。 1 7 ·根據申請專利範圍第1 2項之方法，另包含： 在該裝置主動部中設置鄰接該閘極電極的一側之源極 ; 在該裝置主動部中設置鄰接與該閘極電極之該一側相 對的另一側之汲極區； 其中，該鰭狀部包括第三材料在其該源極區和該汲極 區的每一者中，該第三材料在其結晶結構與該第一材料的 該結晶結構之間呈現晶格失配，而該晶格失配大於該第二 材料與該第一材料的各自結晶結構之間的該晶格失配。 1 8 ·根據申請專利範圍第1 7項之方法，其中： 該第一材料包含砂； -21 - 201232620 該第二材料包含矽和應變感應元素之合金；以及 該源極區中和該汲極區中之該第二材料含有比該鰭狀 部的其他區域局之該應變感應元素的百分比。 19·根據申請專利範圍第17項之方法，其中，設置 該源極區和設置該汲極區各自包括經由離子摻雜而將該應 變感應元素佈植入在該鰭狀部之該閘極電極的該一側和該. 另一側之各側處的該裝置主動部中，使得該源極區和該汲 極區包括比該裝置主動部的其他區域更高之該應變感應元 素的百分比。 20·根據申請專利範圍第17項之方法，其中，設置 該源極區和設置該汲極區各自包括： 使在該閘極電極的該一側和該另一側處之該裝置主動 部凹進，以界定各自的凹部；以及 將該源極區和汲極區設置在該各自的凹部內，使得該 源極區和該汲極區包括比該裝置主動部的其他區域更高之 該應變感應元素的百分比。 -22