TW201114014A - Semiconductor device - Google Patents

Description

201114014 六、發明說明： 【發明所屬之技術領域】 發明係有關於一種藉由四個二極體（di〇de)橋接 (bridge)構成的全波整流電路，尤指關於由高耐壓二極體 所組成的全波整流電路的半導體裝置者。 【先前技術】 習知中’橋接四個半導體所構成的全波整流電路，係 組合便宜的各別二極體所形成。然而，為了對應可攜機器 等製品全體的小型化等則必需將四個二極體或與該四個二 極體相關聯的積體電路形成於一個半導體晶片中。這種情 形則必4有用以將高对壓、大電流的二極體形成於一個 半導體晶片的辦法。舉—例子，專利文獻丨係揭露了用以 阻止在形成橋接電路的領域以外的半導體基板部分的絕緣 崩潰的方法。於半導體晶片内僅形成有從半導體晶片的兩 表面並聯形成有二極體的橋接電路。 也就是

* 於橋接全波整流電路，於兩個直流電壓輸i

端子間，兩個串聯地連接的二極體並聯連接為兩列。從而 該直流電壓輸出端子間的二極體形成區域以外的半輸 域係需要兩個份以上的二極體的耐壓。因此，在與串聯益 接於該直流f Μ輸出端子_兩個半導體觸構成的半等 區域串聯形成有三個二極體。藉此，揭露了使構成 ^電路的兩個串聯二極體部分以外的部分的耐壓，較串 分二極體_要高，而阻止在構成整流電 串聯一極體部分以外的部分發生絕緣崩潰的方 322265 4 201114014 法。 此外’於專利文獻2係揭露了僅從半導體晶片的一主 面形成二極體’並形成全波整流電路的例子。於半導體晶 片併入有RF電路、記憶電路、邏輯電路等。並揭示了在這 種情形下，在構成二極體的各要素間產生形成寄生電晶體 (transistor)的弊端，以及對應此弊端的處理方法。 (先前技術文獻） (專利文獻） •專利文獻1:日本特開2006_237210號公報 專利文獻2:日本特開2〇〇6_1〇〇3〇8號公報 【發明内容】 (發明欲解決之課題） 於前述專利文獻1，僅揭示了於半導體基板並聯形成 從其兩表面貫通該半導體基板的四個二極體，並以這些二 極體形成橋接的全波整流電路。此外，在專.利文獻2中， •係揭露了僅在p型半導體基板的一主面形成四個二極體， 並由橋接電路組成的全波整流電路。 相對於此’於本發明中與上述兩個例子不同，係利用 構成高耐壓垂直式PNP電晶體（其係在雙極（bip〇lar)LSI 常被使用者）的集極（collector)層的P+型擴散層；構成基 極（base)層的N型蟲晶（epitaxial)層；N+型擴散層；構成 埋入層的N型層；以及P型半導體基板，在由兩個分離層 所包圍且分別被分離的兩個區域，分別各形成兩個二極 體，而由全部四個的二極體形成橋接並構築全波整流電路 322265 5 201114014 者。各別並聯地連接：從P型半導體基板朝向N型磊晶層， 以朝向P型半導體基板的垂直方向之串聯方式連接的兩個 二極體群；以及同樣地在與前述區域為不同的分離區域從 p型半導體基板朝向N型磊晶層串聯連接的兩個二極體 群，而形成橋接電路，並構築全波整流電路。 也就是，於橋接電路的兩個直流電壓輸出端間串聯連 接兩個二極體’該串聯連接的二極體係並聯兩個地連接，

兩個以㈣連接的二極體的—者储p型半導體基板及N 型埋入層所構成’而另—者係藉p+型導電層及_蟲晶層 構成。也就是，兩個二極體係構築了從？型半導體基板朝 向N型磊晶層的兩層構造。 在這種If $中，如何謀求高耐塵化、並且減低二極體 電流的電流路#的電阻’此外減低因寄生電晶體導致的漏 洩（1 eak)電流係成為了一種課題。 (解決課題的手段） 本發明的半導體裝置，係具備有：第二導電型之第一 埋入層’係形成於第—導電型半導體基板；第二導電型之 第二'入層，係形成於前述第一埋入層内；第一導電型埋 ，層，係形成於前述第二埋人層内；第二導電型之蟲晶層， 係形成於前述第—導電型半導體基板上；第二導電型導電 層：：貫通前述蟲晶層，並與前述第二埋入層的端部重疊 電型導電層，係貫通前_，並與前 第-導電型導電SIT:重叠而形成;形成於鄰接前述 ㈢的别述Μ晶層的第二導電型接觸層；形 322265 6 201114014 成於月'j述第二導電型導電層的第二導電型接觸層；第一電 =，係將前述第一導電型導電層及形成於前述第二導電型 ^電層的前述第二導電型接觸層電性連接；第二電極，係 與形成於前述磊晶層的第二導電型接觸層電性連接；以及 第一導電型分離層，係用以分離前述蟲晶層；藉由前述第 1極把：將前述第-導電型半導體基板做為陽極並將前 述第二導電型的第一埋入層做為陰極的二極體、以及將前 述第一導電型導電層做為陽極並將前述第二導電型磊晶層 做為陰極的二極體予以串聯連接，而構成串聯連接二極體 群。 此外，本發明的半導體裝置中，具有另一個串聯二極 j群，係形成於由前述分離層所分離的其他的區域，並與 刖述串聯連接二極體群以前述第二電極彼此電性連接。 ,此外，本發明的半導體裝置中，前述兩個串聯二極體 群，其前述第二電極彼此係電性連接，並且共用前述第一 •導電型半導體基板，藉此就整體而言構成橋接電路。 (發明的效果） 依據本發明的半導體裝置，係不會產生因寄生電晶體 導致的漏洩電流，而可實現藉由高耐壓、且低導通（〇n)電 阻的二極體形成橋接，並且由有效地活用將p型半導體基 板做為陽極（anode)的高效率的全波整流電路所組成之半 導體裝置。 【實施方式】 本發明A如則文所述，係利用：構成高耐壓垂直式pNp 322265 7 201114014 電晶體（其於雙極LSI常被使用）的集極層的p+型擴散芦； 構成基極層的N型遙晶層；_擴散層；構成埋入層^ 里層，以及Ρ型半導體基板形成四個二極體 =瞻波整流電路者。然而，直接利用習知的高： 垂直式ΡΝΡ電晶體的構成來構築全波整流電路時，會產生 流通有因寄生電晶體所致的漏茂電流的不良影響。因此， 在說明關於本發明的實施形態之前，於下文藉由比較例說 明關於不改變習知的高耐壓垂直式—電晶 二極體群的問題點。 Χ (比較例） 依據第2圖說明比較例之問題點。於第2圖，係記載 兩個Ρ+型分離層6所包_二極體的形成區域為以同樣構 成形成有兩個。首先’說明關於第2圖的兩個Ρ+型分離層 6所包夾的左側部分的構成。於ρ型半導體基板1内為了 確保高财壓而形成有低濃度的Ν型埋入層2。Η型埋入 層2係形成有Ρ+型埋入層4。ρ+型埋人層4係與型導電 層8連接，型導電層8係延伸sp+型埋入層4的上部 的Ν型蟲晶層5的表面。 在被Ρ+型導電層8包圍的_磊晶層5係形成有㈣ 井層9U型井層9係形成有型接觸層1G。同時，於 被包炎於Ρ+型導電層8及ρ+型分離層6之間的_蟲晶層 5亦形成有Ν型井層9及料型接觸層14。此外，於 層9内的Ν+型接觸層10，係形成有與該糾型接觸層1〇電 性連接的電極VDC。同時，形成有電性連接ρ+型導電層8、 322265 8 201114014 以及被包夾於P+型導電層8與p+型分離層6之間的n型蟲 晶層5的N+型接觸層Η的電極AC1。 N型磊晶層5之中’第2圖的被兩個p+型分離層6所 包夾的右側部分亦採用同樣的構成。左側部分及右側部分 之各個電極VDC係藉由慨線路12連接，且共有p型半導 體基板1而連接。VDC線路12係隔著未圖示的層間絕緣膜

於第3圖係顯示四個二極體在橋接狀態連接的全波整 流電路。也就是，二極體DM與二極體TIM係串聯連接， 二極體DD-2與二極體TD_2係串聯連接。接著，串聯連接 ^兩個二極體群彼此並聯連接㈣成橋接，並構成全波整 抓電路。連接二極體彼此的直線部，係相當於電性連接第 2圖中構成全波整流電路的各個二極體間的區域。於第2 圖，將4個二極體以對應於第3圖之表示的二極體符號標 :，而關於各二極體的配置及該等的連接狀態的構成，係 灰下文之中說明。 -㈣P型半導體基板陽極、 :，埋人層2做為陰極而形成。屬於陰極的N型埋入層 型上的~型磊晶層5、N型井層9電性連接至N+ 層14。該N+型接觸層14係藉由電極AC1與成為二 =:丨的陽極的P+型導電層8電性連接。二極體TH 從與成為陽極^型導電層8鄰接的N型蟲晶 曰a、、型井層9延伸至型接觸層1〇的區域。 '為為陰極的Ν+型接觸層1〇係連接電極慨。電極 322265 9 201114014 VDC係藉由VDC線路丨2與右側 接。該右側的VDC料m甘^⑽電極霞電性連 m 4形成於其下部的_接觸層1〇 延伸至P+型導電層8的該_接觸層ι〇二 層9及N型磊晶層5係成A -朽舻Tn 0 l 开 險極的Ν创石曰思c、成為 陰極。與成為該 二1L r 的p+型導電層8係成為二極體 ，亟。、為TD-2的陽極的p+型導電層 =連接’並如第2圖所示電性連接至鄰接的晴 該_接觸層14係經由N型井層型蟲晶層5，鲁 ”成為二極體DD~2的陰極之N型埋入層2電性連接。盥成 為該陰極的N型埋入層2鄰接的p型半導體基板ι係成為 :極體DD-2的陽極。二極體D]M的陽極與二極體仙―2的 陽極’係-起共用p型半導體基板而電性連接。結果，顯 示了第3圖的藉由各二極體構成的橋接全波整流電路，係 藉由於第2时的1^半導體基板卜N型埋人層2、P+型 導電層8及N型蟲晶層5所形成之情形。 接著，於下文詳細地說明關於比較例的問題點。在第鲁 2圖的左側的區域的電極AC卜就施加有例如+ 1術的輸入 電壓，並在第2圖的右側的區塊的電極AC2施加〇v的情形 予以研究°若以第3圖而言’屬於在橋接電路的交流電壓 輸入端子AC1施加+ 140V，而於AC2施加0V的情形。這種 情形，如第3圖所示，以實線表示的二極體電流丨係從施 加有+140V的AC1，流通於順向方向的二極體刊-丨並經過 負载，同樣地經由順向方向的二極體DD_2而流至施加〇v 322265 201114014 的端子AC2。 若從第2圖來看此電流流向，於電極AC1係施加 + 140V ’並從在順向方向施加有電壓的二極體TD_i的陽極 (即P+型導電層8)經由屬於陰極的n型磊晶層5、N型井層 9朝向N+型接觸層1〇流通有順向電流。該電流係經由與電 極VDC連接的未圖示的負載，流入屬於在順方向受偏壓 (bias)的二極體DD-2的陽極的p型半導體基板i，往屬於 陰極的N型埋入層2流去。其後，二極體電流係經由鄰接 於N型埋入層2的N型磊晶層5、N型井層9、N+型接觸層 14而流出至施加電壓〇v的電極AC2。這種情形，係會發生 以下的問題。 當於二極體TD-1施加有+ i4〇v的順向電壓時，係流通 有從屬於陽極的P+型導電層8流至屬於陰極的n型磊晶層 ^順向電流，這種情形’電流通路係大略區分為第2圖的 箭號A路徑（route)及箭號B路徑。當然，雖然流通於接近 •做為陰極的N+型接觸層的A箭號路徑的電流較多，但 亦存在有從P+型導電層8經由p+型埋入層4並從該㈣ 埋入層4机入N型蟲晶層5的由B箭號路徑所形成的電流 成分。 一極體TD-1的陰極區域係有起因於？1^接合的約〇. π 的電屬下降，如此之外，亦有因陰極區域的寄生電阻部分 等的電麗下降，故電極VDC的電位係成為+ 138V左右。相 對於此’關於P+型埋入層4的電位，由於有經由以較高濃 度所組成的P+型導電層8流通至較高濃度的p+型埋入層4 322265 201114014 的B箭號路徑的電流所致的電壓下降部分，故AC1的輸入 電位係成為較+ 140V略低的+ 139V左右。如第2圖所示，由 於P+型導電層8與其外側的N+型接觸層14係藉由電極AC1 電性連接’故該N+型接觸層14、以及連接其的N型井層9、 N型磊晶層5的電位係+ 140V。另外，本發明的整流器，係 二極體電流10至100mA左右的整流器。 這種情形，由於P+型埋入層4的電位+ 139V較N+型接 觸層10的電位+ 138V為高，故以N+型接觸層1〇做為射極 (emitter)層、P+型埋入層4做為基極化狀幻層、而以N+ 型接觸層14做為集極層的寄生NPN電晶體係成為導通狀 態。如此，係從屬於集極層的N+型接觸層14穿過屬於基 極層的P+型埋入層4至屬於射極的N+型接觸層1〇流通有 寄生NPN電晶體的導通電流。 該導通電流所流通的電流通路，亦與前文所述的二極 ，電流相同，如第2圖所示，由大略分為A，箭號通路及β， 箭號通路的兩條通路所組成。A，箭號通路的電壓下降係因 為屬於由較高濃度的P+型埋人層4等所組成的電流路徑故 較小，P+型埋入層4的電位係成為+贈左右。相對於此， B箭號通路係由較低漢度的N型埋人層2成為電流通路， 故此部分的電壓下降，相較於A，箭號通路—定會為較大 者，而有降低至+ 135V左右的情形。 曰 於第2圖係存在有以虛線顯示，以p+型埋入層4為射 型埋人層2為基極層、p型半導體基板^集極層 的寄生贈電晶體。以上述電位分佈為依據時，屬於此寄 322265 12 201114014 生PNP電晶體的射極層的p+型埋入層的電位+ 13心係較屬 於基極層的N型埋入層2的電位+ 135要高，故寄生pNp電 曰曰體的導通電流係從屬於射極層的p+型埋入層4貫穿屬於 基極層的N型埋入層2朝電位接近〇 V之屬於集極層的p型 半導體基板1流通。 結果而言，從屬於輸入端子的電極AC1流入至全波整 流電路的電流，無法全部貢獻於輸出電壓形成，一部份會 直接漏茂至？型半導體基板！而產生全波整流電路的電: 效率下降的弊端。上文中，雖係說明了於電極ΑΠ施加 + 1術、於電極AC2施加ov的情形，但於電極似施加 + 140V、於電極AC1施加〇v的情形，於Τ]Μ、DIM所產生 的清況亦會產生於TD-2、DD-2，還是會有從電極AC2朝p 型半導體基板1的漏茂電流產生，並降低全波整流電路的 電力效率。 (實施形態） • 纟發明係防止從屬於交流電壓輸入端的電極AC1或電 極AC2朝P型半導體基板！流通的漏茂電流（其係成為比較 例之寄SPNP電晶體的導通電流）的產生，並謀求改善全波 整流電路的電力效率者。依據第j圖詳細說明其内容。與 顯示比較例的第2 __構成储㈣樣的符號表示Γ 比較了顯示比較例的第2圖及第1圖的情形，可認知 到有兩個相異點。第一個，係於請埋入層2中形成^型 埋入層3的點，另一個，係形成從Ν+型接觸層14延伸至 型埋人層3内或者其附近的相較而言雜質濃度較高的 322265 201114014 ^導電層7的點。藉由做成該構成，以防止第2圖以虛線 顯示的寄生PNP電晶體的導通電流的產生，並謀求減低二 極體的串聯電阻成份，且謀求二極體的高耐壓化、低導通 電阻化。 _ 接著’對於於電極AC1施加+ 140V、於電極AC2施加 〇V的情形，就在本發明防止寄生pNp電晶體的導通電流的 產生的方法，說明於下文。於電極AC1施加+ i4〇v時，從 成為二極體ΤΙΜ的陽極的p+型導電層8等朝向成為陰極 的N型蠢晶層5流通順向電流之點係與第2圖的比較例相 同。 —。此外，該順向電流係分流於第2圖的A箭號路徑及β 箭破路徑’且P+型埋人層4的電位係變得較料型接觸層 Μ的電位為高’而將以N+型接觸層1()做為射極層、^型 埋入層4做為基極層、@ _接觸層14做為集極層的寄 生ΝΡΝ電晶體予以導通這點亦與比較例的第2圖相同。這 種情形的寄生_ f晶體的導通f流分流於 B，箭號路徑者亦與第2圖相同。 路彳二及 然而’於顯示比較例的第2圖及顯示本發明的第】圖， 寄生卿電晶體的導通電流的電流通路之中，β，箭號㈣ 的構成係大大的不同。此為，相對於於比較例的第2圖中 雜質漠度低的Ν型埋人層成為電流通路，於本發明的第i 圖中係相較而言雜質濃度較高的_埋人層3成為電流通 路的‘f卜附帶而言’相對於雜質擴散後的N型埋入層2的 缚片（金et)電阻係_Ω/□以上，料型埋入層^薄片 322265 201114014 電阻係30Ω/□以下。 此外，關於從N+型接觸層14至N+型埋入

通路，在比較例的第2圖係雜質濃声知 L 貝錢較低的高電阻N型蠢 晶層5設於其間，相對地於本發明例的第工圖中從n+型接 觸層U至N+型埋入層3的電流通路係雜質濃度較高賴 型導電層7設於其間。N+型導電層7的雜質濃度為ΐχΐ〇%3 以上。從而，由於比較例的第2圖及本發明的第i圖的構 成的不同，寄生NPN電晶體的導通電流之中由於b，箭號通 路的電流所致的電壓下降量，在比較例及本發明係大大的 不同。 於比較例中，由於B，箭號通路係由高電阻_蠢晶層 5及高電阻Μ型埋人層2所構成’故如前文所述在該部分 的電壓下降量大。結果’ Ν型埋入層的電位係從AC1的電 位+ 140V降低5V左右，而成為+ 135V左右。相對於此，於 本發明中，由於B箚號通路係由相較而言為低電阻的 籲型導電層7及N+型埋入層3構成，故因在此部分的npn電 晶體的導通電流所致的電壓下降量少，結果，N+型埋入層 3的電位係可做成較P+型埋入層4的電位+ 138V要高的 + 139V左右。 在這種情形’由於成為基極層的N+型埋入層3的電位 為+139V左右，較成為寄生PNP電晶體的射極層的p+型埋 入層4的電位+ 138V為高，故寄生pnp電晶體不會導通， 可防止從屬於輸入端子的電極AC1流至P型半導體基板1 的漏洩電流的產生。並且，藉由N+塑導電層7的採用，可 15 322265 201114014 降低二極體DD-丨及二極體了卜丨間的線路電阻、以及二極 體DD-2及二極體TD-2間的線路電阻，而可謀求低導通電 阻化。 接著，參照第4圖至第6圖簡單地說明關於本發明的 半導體裝置的製造方法。於第4圖等中，僅記載第i圖的 兩個串聯二極體群的一個的部分說明之。首先，如第4圖 所不’準備P型半導體基板1，並將氧化石夕膜等做為遮罩 而從塗佈於P型半導體基板【上的含銻（Sb)的s〇G(spin_〇n glass，旋塗式玻璃）膜將銻擴散至預定的p型半導體基板 區域，形成N+型埋入層3。 接者藉由具有較上述遮罩更寬的開口的光阻遮罩 (resist mask)將磷（P)離子（i〇n)埋入，藉此予以導入至p 型半導體基板1内。之後，進行高溫長時間的熱擴散處理 將鱗擴散至較P型半導體基板内的N+型埋入層為深的位置 為止以形成N型埋人層2。形成低雜質濃度的N型埋入層2 係為了提高與P型半導體基板丨的絕緣崩潰電壓。 接著，藉由光阻遮罩於料型埋入層3之中離子埋入硼 (B)等。同日寺，在形成p+型分離層“◊區域亦藉由光阻遮 罩進行硼等的離子埋入。其後藉高溫將受埋入的硼等驅入 OlriveA)於料型埋入層3内及p型半導體基板丨内。之 後’如第5圖所示，在去除氧化石夕膜等之後經過預定的步 甄方、P型半導體基板j上的全表面堆積N型蟲晶層$。 接著，在形成於磊晶層5表面的薄氧化矽膜上的預定 位置藉具有開口部的光阻遮罩進行高濃度下的墙離子埋 322265 201114014 入。受此離子埋入的磷係藉後文所述的高溫擴散形成低- 阻的N+型導電層7，為此，在此步驟的離子埋入量係成= 8x10 /cm左右的高劑量數量（d〇se amount)。接著料由^ 阻遮罩，進行用以於預定的區域形成N型井層g的磷的 子埋入。 、隹 接著熱處理矽基板整體，並進行所注入的雜質碟的驅 入及氧化矽膜的形成。接著，於氧化矽膜的預定區域藉由 籲預定的光蝕刻（photo-etching)形成開口並導入硼等，藉由 高温下的熱處理形成P+型分離層6及P+型導電層8。在這 種情形’ P+型埋入層4亦堆積於N型磊晶層5内，與p+型 導電層8成為一體。 此外’ N+型導電層7亦擴散於N型磊晶層5内，並與 堆積的N型埋入層2或N+型埋入層3 —體化。較佳係與N+ 型埋入層3 —體化。p+型分離層6亦是形成於P型半導體 基板1内的硼埋入層的堆積及從N型磊晶層5的表面擴散 籲的蝴等一體化以形成P+型分離層6。 接著’如第6圖所示，於覆蓋半導體基板全表面的氣 化石夕膜的預定位置藉由預定的光蝕刻程序形成開口之後， 於N型井層9内及N+型導電層7内在高溫爐内藉氧氣化碟 等導入磷。所導入的磷係形成N+型接觸層10及N+型接觸 層Η。接著藉由CVD法等形成絕緣膜11之後，藉由預定 的光I虫刻程序形成接觸孔（contact hole)。 接著在濺鍍鋁（A1)合金等之後，經過預定的光蝕刻形 成電極AC1等。接著，形成層間絕緣膜13，並於層間絕緣 322265 17 201114014 膜13設置開口並形成與電極VDC連接的vdc線路12。最 後藉由形成未圖示的保護膜完成期望的半導體裝置。 【圖式簡單說明】 第1圖係本發明的實施形態的半導體裝置之剖面圖。 第2圖係依據比較例的半導體裝置之剖面圖。 第3圖係顯示利用四個二極體而形成的橋接電路的全 波整流電路的運作圖。 第4圖係顯示本發明的實施形態的半導體裝置的製造 方法之剖面圖。 第5圖係顯示本發明的實施形態的半導體裳置的製造 方法之剖面圖。 第 方法之剖面圖。 【主要元件符號說明】 I P型半導體基板 3 N+型埋入層 5 N型磊晶層 7 N+型導電層 9 N型井層 II 絕緣膜 13 層間絕緣膜 DIM、DD-2、TD-卜 TD-2 圖係顯示本發明的實施形態的半導體裝置的製j 2 N型埋入層 4 P+型埋入層 6 P+型分離層 8 P+型導電層 10、14 N+型接觸層 12 VDC線路 VDC 、 AC1 ' AC2電極 322265

Claims (1)

1. 201114014 七、申請專利範圍·· 1. 一種半導體裝置，係具備有： 第二導電型之第-埋人層’係形成於第—導電型半 導體基板； 第二導電型之第二埋入層，係形成於前述第一埋入 層内； 第-導電型埋入層，係形成於前述第二埋入層内； 第二導電型之磊晶層，係形成於第一導電型半導體 基板上； 第二導電型導電層，係貫通前述磊晶層，並與前述 第一埋入層的端部重疊而形成； 第一導電型導電層，係貫通前述磊晶層，並與前述 第一導電型埋入層的端部重疊而形成； 形成於鄰接前述第一導電型導電層的前述磊晶層 之第二導電型接觸層； 形成於别述第二導電型導電層的第二導電型接觸 層； 第一電極，係將前述第一導電型導電層及形成於前 述第二導電型導電層的前述第二導電型接觸層電性連 接； 第二電極，係與形成於前述磊晶層的第二導電型接 觸層電性連接；以及 第一導電型之分離層，係用以分離前述磊晶層； 藉由前述第一電極將：以前述第一導電型半導體基 19 322265 201114014 板做為陽極並以前述第二導電型的第一埋入層做為陰 極極體、以及以前述第一導電型導電層做為陽極： 以别述第二導電型蟲晶層做為陰極的二極體予以串聯 連接’而構成串聯連接二極體群。 2·如申請專利範圍第1項之半導體裝置，盆中，具有另一 :串聯二極體群，係形成於由前述分離層所分離的盆他 =域’並與前述串聯連接二極體群以 此電性連接。 攸 3. 2請專利範圍第2項之半導體裝置，其中，前述兩個 極體群’其則述第二電極彼此係電性連接，並且 橋^ =第—導電型半導體基板，藉此就整體而言構成 4. =申=利範圍P項至第3項中任—項之半導體裝 5如申ιιΓ前述第—導電型導電層係.包圍前述蟲晶層。 .=申:專利範圍第"員至第3項中任一項之半導體裝 Ϊ導電層，前述第二導電型導電層係包圍前述第-導電 • 圍第1項至第3項中任—項之半導體裝 L導㈣前述第二導電型之第二埋入層係接觸於前述 弟導電型埋入層的底部。 322265 20