TW200415398A - Timing adjustment circuit, drive circuit, electro-optic device and electronic equipment - Google Patents

Description

200415398 (1) 玖、發明說明 【發明所屬之技術領域】 本發明關於時序調整電路、驅動電路、光電裝置及電 子機器，其可以產生減少輸入正邏輯信號與輸入負邏輯信 號間相位差的輸出正邏輯信號及輸出負邏輯信號。 【先前技術】 電子電路有使用以Η (高）位準爲致能之正邏輯信號 及其反轉之負邏輯信號而進行信號處理者。代表之例有使 用時脈信號及反轉時脈信號依序移位輸入脈衝的移位暫存 器。 上述使用2相信號動作之電子電路，理想狀況是正邏 輯信號與負邏輯信號間無延遲。但是大多情況會因正邏輯 信號及負邏輯信號之產生過程或配線之繞線等而於兩信號 間發生延遲。例如，使用反相器由1個正邏輯信號產生負 邏輯信號時，負邏輯信號相對於正邏輯信號會產生反相器 之傳送延遲時間。 另外就算可以產生信號間無延遲之正邏輯信號與負邏 輯信號，當自產生電路至使用彼等信號之電路間之配線距 離或路徑存在差異時，受到配線電容影響’其中任一信號 對另一信號會有延遲。 又，欲減少正、負邏輯信號間之延遲時間可使用圖 Κ之時序調整電路，該時序調整電路由6個反相器 I N V 1〜I N V 6構成。輸入正邏輯信號P in被供至反 -4 - (2) (2)200415398 相器I N V 1，輸入負邏輯信號N m被供至反相器 I N V 4。反相器I N V 1〜I N V 4作爲緩衝器電路機 能，由反相器I N V 2輸出輸出正邏輯信號p out之同 時，由反相器I N V 3輸出輸出負邏輯信號N out。於配 線L p與配線L η間反向連接反相器I N V 5與反相器 I Ν V 5。 圖1 3爲習知時序調整電路之動作時序圖。此例中輸 入負邏輯信號N in相對於輸入正邏輯信號p in僅延遲時 間T，圖不（A )爲於點Q p及點Q η，將反相器 I Ν V 1及I Ν V 2由後段電路予以切斷時之反相器 INV 1之輸出信號Ρ 1，（Β)爲於點Q ρ及點Q η， 將反相器I Ν V 1及I Ν V 2由後段電路予以切斷時之反 相器I Ν V 4之輸出信號ν 1，將輸出信號Ρ 1與輸出信 號Ν 1比較可知輸出信號Ν 1相對於輸出信號Ρ 1僅延遲 時間Τ。 於點Q Ρ及點Q η中若將反相器I Ν V 1及I Ν V 2 與後段電路予以連接，則輸出信號Ρ 1之波形變爲圖 (C )之信號Ρ 1 ’ ’信號Q 1之波形變爲圖（D )之信 號Q Γ。 此乃因爲反相器I Ν V 5及I Ν V 6於配線L Ρ與配 線L η間被連接成環狀，反相器I ν V 6之輸出信號與反 相器I Ν V 1之輸出信號於配線l ρ上被合成，反相器 ί Ν V 5之輸出信號與反相器I ν V 4之輸出信號於配線 L η上被5成之故。亦即，於配線l ρ與配線l η上一方 -5 - (3) (3)200415398 信號於另一方信號互相影響，使輸出時序被延遲而使兩信 號之時序被調整。結果，信號P 1 ’與信號Q 1 ’間之相位 差成爲時間T 2，較時間T 1減少。 [發明內容】 (發明所欲解決之課題） 但是，習知時序調整電路中，信號通過反相器 I N V 5及I N V 6時必定產生延遲，因而於點Q p及點 Q η，在將反相器I N V 1及I N V 2連接於後段電路之 前後必定產生延遲。 例如著眼於補正後之信號Ρ 1 ’之下降邊緣Ρ Ε 1 ’ 時，下降邊緣Ρ Ε 1 ’係由：信號Ρ 1之下降邊緣 Ρ Ε 1，以及信號Q 1之上升邊緣Q Ε 1經由反相器 INV 6反轉之信號而被合成。因此，下降邊緣ΡΕ Γ 相對於信號Ρ 1之下降邊緣Ρ Ε 1僅延遲時間11。 該延遲時間tl，係由構成反相器I NV 1及I NV 4 〜INV6之電晶體特性、及輸入正邏輯信號p in與輸入負 邏輯信號N in之相位差等決定。因此，延遲時間之預測 極爲困難。 數位系統之設計，其之信號延遲一般均在不會有誤動 作情況下予以考量。此情況下，需要預測各電路之延遲時 間，但是上述習知時序調整電路難以預測延遲時間，就系 統設計而言有其障礙，且會造成使用上不便之問題。 本發明係爲解決上述問題，目的在於提供一種可以預 -6 - (4) (4)200415398 測延遲時間之時序調整電路。 (用以解決課題的手段） 胃解決上述問題，本發明之時序調整電路，係被供給 Η (高）位準且有效之輸入正邏輯信號及l (低）位準且 有效之輸入負邏輯信號，並產生減去兩信號之相位差後之 _出ΙΕ邏輯信號及輸出負邏輯信號者；其特徵爲具備：信 號產生部，用於依上述輸入正邏輯信號與上述輸入負邏輯 信號之其中任一信號產生基準信號，依其中另一信號產生 補正對象信號；及補正部，用於依上述基準信號補正上述 補正對象信號；以上述基準信號作爲上述輸出正邏輯信號 或述輸出負邏輯信號之其中任一信號予以輸出之同時， 以上述補正對象信號經由上述第1補正電路及上述第2補 正電路補正後之信號作爲上述輸出正邏輯信號或上述輸出 負邏輯信號之其中另一信號予以輸出。 依此發明，補正對象信號係依基準信號被補正，而基 準信號直接被輸出，基準信號沒有延遲。因此，輸出正邏 輯信號與輸出負邏輯信號之延遲時間容易預測。結果，組 裝有時序調整電路之數位系統之設計變爲容易。 較好是，上述補正部具備：第1補正部，用於依上述 基準信號之上升邊緣而補正上述補正對象信號之下降邊緣 之時序；及第2補正部，用於依上述基準信號之下降邊緣 而補正上述補正對象信號之上升邊緣之時序。依此發明， 基準信號之上升與補正對象信號之下降可以對齊之同時， (5) (5)200415398 基準ig號之下降與補正對象信號之上升可以對齊。 具體而言較好是，上述第1補正部及上述第2補正部 之其中任一爲NAND (與非）電路，其中另一爲n〇r (非或）電路。另外，具備NAND電路及NOR電路 時’較好是具備：被供給上述基準信號的第1配線；及被 供給上述補正對象信號的第2配線；上述N a N D電路之 一側輸入端子接於上述第丨配線，另一側輸入端子接於上 述第2配線，上述N a N D電路之輸出端子接於上述第2 配線，上述N〇R電路之一側輸入端子接於上述第1配 線，另一側輸入端子接於上述第2配線，上述N ◦ R電路 之輸出端子接於上述第2配線。 又’上述基準信號相對於上述補正對象信號，其相位 可以超前。此情況下，較好是上述基準信號爲Η (高）位 準有效，而上述補正對象信號爲L (低）位準有效；上述 第1補正電路爲上述NAND電路；上述第2補正電路爲 上述Ν〇R電路。另外，上述基準信號相對於上述補正對 象信號，其相位可爲落後。此情況下，較好是上述基準信 號爲L (低）位準有效，而上述補正對象信號爲Η (高） 位準有效；上述第1補正電路爲上述NOR電路；上述第 2補正電路爲上述NAND電路。 另外，上述基準信號相對於上述補正對象信號，其相 位可爲落後。此情況下’較好是上述基準信號爲Η (高） 位準有效，而上述補正對象信號爲L (低）位準有效；上 述第1補正電路爲上述NOR電路；上述第2補正電路爲 -8- (6) (6)200415398 上述N A N D電路。另外，上述基準信號相對於上述補正 對象信號，其相位可爲落後。此情況下，較好是上述基準 信號爲L (低）位準有效，而上述補正對象信號爲η (高）位準有效；上述第1補正電路爲上述NAND電 路；上述第2補正電路爲上述NOR電路。 又’於上述時序調整電路中較好是，上述信號產生部 具備：第1反轉電路，用於反轉上述輸入正邏輯信號與上 述輸入負邏輯信號之其中任一信號而產生上述基準信號； 及第2反轉電路，用於反轉其中另一信號而產生上述補正 對象信號。此情況下，可構成2輸入2輸出型之時序調整 電路。 又’亦可設爲在上述輸入正邏輯信號與上述輸入負邏 輯信號之交替中1個輸入信號被供至上述信號產生部；上 述信號產生部，係依上述輸入信號產生上述基準信號及上 述補正對象信號。 更具體言之爲，上述信號產生部可具備：第1反轉電 路，其使上述輸入信號反轉1次以上而產生上述基準信 號；及第2反轉電路，其使上述輸入信號反轉較上述第i 反轉電路之反轉次數更多次數而產生上述補正對象信號。 例如第1反轉電路以1個反相器構成，第2反轉電路以2 個反相器構成亦可。 本發明之驅動電路，係用於驅動具有：多數掃描線， 多數資料線，及和上述掃描線與上述資料線之交叉對應配 置成矩陣狀的畫素電極及開關元件的光電裝置者；其特徵 -9- (7) (7)200415398 爲包含··上述時序調整電路，使用上述時序調整電路而調 整特定信號之時序。驅動電路，例如包含有資料線驅動電 路、掃描線驅動電路。 本發明之光電裝置，係具有：多數掃描線；多數資料 線；和上述掃描線與上述資料線之交叉對應配置成矩陣狀 的畫素電極及開關兀件，及上述驅動電路。依此光電裝 置，驅動電路中之延遲時間之預測變爲容易，沒有誤動作 之設計變爲容易。 本發明之電子機器，其特徵爲具備上述光電裝置。例 如可爲攝影機使用之觀景窗、行動電話、筆記本型電腦、 投影機等。 【實施方式】 以下依圖面說明本發明之實施形態。 (1 :時序調整電路之構成） 圖1爲時序調整電路1〇之電路圖。圖示之時序調整 電路10，係具有4個反相器I NV 1〜I NV 4，及 NAND電路11，及NOR電路12。 反相器I N V 1 ’係將輸入正邏輯信號p in反轉作爲 基準信號R予以輸出，反相器1 N V 2則將輸入負邏輯信 號N in反轉作爲補正對象信號予以輸出。 反相器I N V 1之輸出端子，係介由配線L p接於反 相器I NV 2之輸入端子，反相器I NV 4之輸出端子介 -10- (8) (8)200415398 由配線L η連接於反相器I N V 3之輸入端子。由反相器 I N V 2將輸出正邏輯信號P out予以輸出，由反相器 I N V 3將輸出負邏輯信號N out予以輸出。 N A N D電路1 1之一輸入端子接於配線L p，另一 輸入端子接於配線L η，其之輸出端子接於配線L η。 Ν〇R電路1 2之一輸入端子接於配線L ρ，另一輸入端 子接於配線L η，其之輸出端子則接於配線L η。 上述構成中，反相器I NV 1及I NV 4作爲信號產 生部之機能，可依輸入正邏輯信號P in及輸入負邏輯信 號N in產生基準信號R及補正對象信號Η。 基準信號R係介由配線L ρ被傳送，其過程未產生延 遲。另外，補正對象信號Η，其相位係藉由N A N D電路 11及N〇R電路12依基準信號R被補正。換言之，基準 信號R不受補正對象信號Η之影響而被傳送，僅補正對象 信號Η被依基準信號R補正。又，於圖1之時序調整電路 1 〇中，虛線包圍之部分爲時序之補正部分，就發明而 言，以反相器I Ν V 1及I Ν V 4、以及虛線包圍之部分 作爲時序調整電路亦可，或者以虛線包圍之部分、以及反 相器I NV 2及I NV 3作爲時序調整電路，或者僅以虛 線包圍之部分作爲時序調整電路均可。 (2 :時序調整電路之動作） 以下說明時序調整電路之動作。圖2爲：時序調整電 路1 0之動作§兌明之時序圖。此例中設爲輸入負邏輯信號 200415398 ⑼ N in對輸入正邏輯信號p in僅延遲時間τ。亦即，基準 信號R爲L位準有效（致能），基準信號R之相位相對於 補正對象信號Η之相位超前。 圖示補正對象信號Η之波形中以虛線表示之波形，係 於點Q η將反相器I ν V 4從後段電路切斷時之波形。 於時刻11，當基準信號R之邏輯位準由η位準變爲乙 位準時，N〇R電路12之輸入信號同時變爲L位準，其 輸出信號變爲Η位準。假設N〇R電路1 2之傳送延遲時 間爲△ t a ’於時刻11 + t a，補正對象信號η由L位準變爲 Η位準。亦即’此例中Ν〇R電路1 2作爲補正電路之機 能，用以依基準信號R之下降邊緣D Ε 1對補正對象信號 Η之上升邊緣UE 1施予補正。 於時刻t2，當基準信號R由L位準變爲η位準時， NAND電路11之輸入信號同時變爲Η位準，其輸出信 號變爲L位準。假設N A N D電路1 1之傳送延遲時間爲 △ t b，於時刻12 + t b，補正對象信號Η將由Η位準變爲L 位準。亦即’此例中N A N D電路1 1作爲補正電路之機 能，用以依基準信號R之上升邊緣U Ε 1對補正對象信號 Η之下降邊緣D E 2施予補正。 如上述可以使補正前之上升邊緣U Ε 2，僅超前時間 Τ 1 一 Ata而作爲捕正後之上升邊緣IJE 2之同時，可以 使補正前之下降邊緣DE 2’僅超前時間τ 1- ^tb而作爲 補正後之下降邊緣D E 2。 因此，在基準信號R完全不延遲之情況下可以對補正 -12- (10) (10)200415398 對象信號Η之相位施予補正。亦即，自基準信號R對應之 輸入正邏輯信號P in被輸入時序調整電路10起，至輸出 正邏輯信號P out被輸出止之時間，僅單純由反相器 I N V 1及I N V 2之傳送延遲時間之合計予以決定。另 外，輸出負邏輯信號N out，係和輸入負邏輯信號N in與 輸入正邏輯信號P in間相位差無關，僅由輸出正邏輯信 號P out延遲特定時間。於此假設反相器I N V 1〜 INV 4之傳送延遲時間相等，NAND電路11之延遲 φ 時間△ tb與Ν〇R電路1 2之延遲時間△ ta相等，則輸出 負邏輯信號N out對於輸出正邏輯信號P out僅延遲時間 △ ta 〇 因此，依時序調整電路1 0可以容易預測其之延遲時 間’即使組裝於數位系統之一部分時系統全體亦可穩定動 作。 以下說明基準信號R爲L位準有效（致能），基準信 號R之相位相對於補正對象信號Η落後之情況。 肇 圖3爲：時序調整電路1〇之動作時序圖。 此情況下，於時刻11，當補正對象信號Η由L位準變 爲Η位準時，N A N D電路1 1之輸入信號同時變爲Η位 準，其輸出信號變爲L位準。因此，N A N D電路1 1作 爲補正電路之機能，用以依基準信號R之下降邊緣D E 1 對補正對象信號Η之上升邊緣U E 1，施予補正而產生上 升邊緣U Ε 1。

於時刻t2，當基準信號R之邏輯位準由Η位準變爲L -13- (11) (11)200415398 位準時，N〇R電路1 2之輸入信號同時變爲L位準，其 輸出信號變爲Η位準。因此，N〇R電路1 2作爲補正電 路之機能，用以依基準信號R之上升邊緣U Ε 1對補正對 象信號Η之下降邊緣D Ε 2 ’施予補正而產生下降邊緣 D Ε 2。 以下說明輸入負邏輯信號N i ri被供至反相器I Ν V 1，輸入正邏輯信號P in被供至反相器INV 4，輸入負 邏輯信號N in之相位相對於輸入正邏輯信號P in超前之 情況。此情況下，基準信號R爲Η位準有效（致能），補 正封象信號Η爲L位準有效（致能）。圖4爲時序調整電 路1 〇之動作時序圖。 此情況下，於時刻11，當基準信號R由L位準變爲Η 位準時，N A N D電路1 1之輸入信號同時變爲Η位準， 其輸出信號變爲L位準。因此，N A N D電路1 1作爲補 正電路之機能，用以依基準信號R之上升邊緣U Ε 1對補 正對象信號Η之下降邊緣DE 2’施予補正而產生下降邊 緣 D Ε 2 〇 於時刻t2，當基準信號R之邏輯位準由Η位準變爲L 位準時，Ν〇R電路1 2之輸入信號同時變爲L位準，其 輸出信號變爲Η位準。因此，Ν〇R電路12作爲補正電 路之機能，用以依基準信號r之下降邊緣D Ε 1對補正對 象信號Η之上升邊緣UE 2，施予補正而產生上升邊緣 U Ε 2。

以下說明輸入負邏輯信號N in被供至反相器I Ν V -14- (12) (12)200415398 1，輸入正邏輯信號P in被供至反相器INV 4，輸入負 邏輯信號N in之相位相對於輸入正邏輯信號P in落後之 情況。此情況下，基準信號R爲L位準有效（致能），補 正對象信號Η爲Η位準有效（致能）。圖5爲時序調整電 路1 0之動作時序圖。 此情況下，於時刻11，當補正對象信號Η之邏輯位準 由Η位準變爲L位準時，Ν〇R電路1 2之輸入信號同時 變爲L位準，其輸出信號變爲Η位準。因此，NOR電路 1 2作爲補正電路之機能，用以依基準信號R之上升邊緣 U E 1對補正對象信號Η之下降邊緣D E 2 ’施予補正而 產生下降邊緣DE 2。 於時刻t2，當補正對象信號Η由L位準變爲Η位準 時，N A N D電路1 1之輸入信號同時變爲Η位準，其輸 出信號變爲L位準。因此，NAND電路11作爲補正電 路之機能，用以依基準信號R之下降邊緣D Ε 1對補正對 象號Η之上升邊緣UE 2’施予補正而產生上升邊緣 U Ε 2。 (3 :時序調整電路之其他構成例） 以下說明時序調整電路之其他構成例。上述時序調整 電路1 〇爲2輸入2輸出型，此構成例爲1輸入2輸出 型。圆6爲時序調整電路20之電路圖。該時序調整電路 20 ’係於反相器I Ν V 1之輸入端子與反相器I Ν V 4之 輸入端子間設置反相器I Ν V 7，於反相器I Ν V 7使輸 -15- (13) (13)200415398 入正邏輯信號P in反轉供至反相器I N V 4。 因此，反相器I N V 4之輸入信號，相對於輸入正邏 輯信號P in僅延遲反相器I N V 7之傳送延遲時間，該 時序調整電路2 0之補正動作，係和圖2之時序調整電路 1 0相同。另外，輸入負邏輯信號N in被供至反相器 I N V 1之補正動作，係和圖4之時序調整電路1 〇相 同。 依該時序調整電路2 0，可以依1相之輸入信號產生 具有2相正、負邏輯關係之2相輸出信號之同時，可以輸 入信號爲基準容易預測延遲時間。結果，即使組裝於數位 系統之一部分時，系統全體亦可穩定動作。 (4 :液晶裝置） 以下說明上述時序調整電路1 0及時序調整電路2 0適 用液晶裝置之例。液晶裝置爲使用液晶作爲光電材料之光 電裝置。液晶裝置主要具有液晶面板A A。液晶面板 A A ’係使形成有薄膜電晶體（τ F T )作爲開關元件的 元件基板以及對向基板之電極形成面互呈對向，且保持一 定間隙予以貼著，於該間隙挾持液晶者。 圖7爲本實施形態之液晶裝置之全體構成方塊圖。該 液曰b 置具備：液晶面板A A、時序產生電路3 0 0、及影 像處理電路4 0 0。液晶面板A A係於元件基板上具有影像 顯示區域A ，掃描線驅動電路1 0 0、資料線驅動電路 2〇〇、取樣電路240及影像信號供給線L 1。此例中於資 (14) (14)200415398 料線驅動電路2 0 Q被組入上述時序調整電路1 〇及2 0。 供至該液晶裝置之輸入影像資料D爲例如3位元並列 式，時序產生電路300，係和輸入影像資料D同步地產生 Υ時脈信號Y C Κ、X時脈信號X C Κ、Υ傳送開始脈衝 D Υ、及X傳送開始脈衝D X，供至掃描線驅動電路1 0 0 及資料線驅動電路2 0 0。又，時序產生電路3 0 0產生控制 影像處理電路4 0 0之各種時序信號輸出之。 Υ時脈信號Y C Κ爲界定掃描線2之選擇期間的信 5虎。X日寸脈丨5 5虎X C Κ爲界疋掃描線3之選擇期間的f§ 號。Y傳送開始脈衝D Y爲指示掃描線2之選擇開始之脈 衝。X傳送開始脈衝D X指示掃描線3之選擇開始之脈 衝。 W像處理Si*路4 0 0 ’係考慮液晶面板之光透過特性對 輸入影像資料D施予r補正之後，對影像資料施予d / A 轉換’產生影像ig號40供至液晶面板a A。又，此例中 爲方便說明而設爲影像信號4 0之黑白灰階顯示，但本發 明不限於此，影像信號4 0亦可由r (紅）、g (綠）、 B (監）各色對應之R信號、G信號、及B信號構成，此 情況下，只需設3條影像信號線即可。 之後，如圖7所不’於液晶面板A A沿X方向平行配 列形成m條（m爲2以上整數）掃描線2，沿γ方向平行 配列形成η條（η爲2以上整數）資料線3。於掃描線2 與資料線3之交叉附近’ T F Τ 5 0之閘極連接掃描線 2，T F Τ 5 0之源極接於資料線3之同時，T F Τ 5 0之 -17- (15) (15)200415398 汲極接於畫素電極6。各畫素由：畫素電極6、形成於對 向基板的對向電極’以及挾持於兩電極間的液晶構成。結 果’和掃描線2與資料線3之各交叉對應地以矩陣狀配列 形成畫素。 又’於T F Τ 5 0之閘極連接之各掃描線2，依線順 序被施加脈衝式掃描信號Υ 1、Υ 2、 · · . .、Y m， 因此當某一知描線2被供給掃描信號時，該掃描線連接之 T F T 5 0成爲〇N狀態，由資料線3以特定時序被供給 之資料信號X 1、X 2、 · · · ·、X η依序被寫入對應 畫素之後，被保持特定期間。 液晶分子之配向或秩序會依施加於各畫素之電壓位準 變化，故可進行光調變之灰階顯示。例如，於常白模態通 過液晶之光量隨施加電壓變高而被限制，於常黑模態通過 液晶之光量隨施加電壓變高而被緩和，因此於液晶裝置全 體，具有和影像信號對應之對比光可射出於每一畫素，可 進行特定顯示。 又，爲防止保持之影像信號之漏電流，可於畫素電極 6與對向電極間形成之液晶電容並列附加儲存電容5 1，例 如，畫素電極6之電壓於儲存電容5 1被保持較源極電壓 之施加時間長千倍之時間，故可改善保持特性，結果可實 現高對比。 之後，資料線驅動電路2 00產生和X時脈信號X C Κ 同步依序成爲有效之取樣信號。取樣信號爲2個1組之信 號，某一組之取樣信號係由Η位準有效之正取樣信號以及 -18" (16) (16)200415398 其被反轉之L位準有效之負取樣信號構成。各組之正取樣 信號S a 1〜S an爲排他式成爲有效’各組之負取樣信號 S b 1〜S bn爲排他式成爲有效，具體言之爲，取樣信號 依 S al、 S bl— S a2、 S b2— · · · ·— S an、 s bn 之順序成爲有效。 取樣電路240具有n個傳送閘極S W 1〜S W n (未 圖示）。各傳送閘極SW 1〜SW η由互補型TF 丁構 成，分別由正取樣信號S a 1〜S an及負取樣信號S b 1〜 S bn控制。各取樣信號S al〜S an及S bl〜S bn依序 成爲有效時，各傳送閘極S W 1〜S W η依序成爲〇 N狀 態。如此則介由影像信號供給線L 1供給之影像信號40 被取樣、依序被供至各資料線3。圖8爲資料線驅動電路 2 0 0之構成方塊圖。如圖示，資料線驅動電路2 0 〇除移位 暫存器210及輸出信號控制部220以外，包含有時序調整 電路1 0及2 0。 時序調整電路2 0係依時序產生電路3 0 0供給之X時 脈信號X C Κ產生X時脈信號X C Κ ’及反轉X時脈信號 X C Κ Β ’。 移位暫存器210包含縱向連接之移位暫存器單位電路 U al〜U an+2。各移位暫存器單位電路u al〜u an+2 係依X時脈信號X C K ’及反轉X時脈信號X c Κ B，依 序傳送開始脈衝D X。爲#確貫傳送開始脈衝d X需要管 理開始脈衝D X與X時脈信號X C K ’及反轉X時脈信號 X C Κ B 間之相位差。如上述以X時脈信號X ◦ κ爲基 -19- (17) (17)200415398 準時’ X時脈信號x c K ’及反轉X時脈信號x c K B， 之延遲時間容易預測，因此影像處理電路400產生之開始 脈衝D X與X時脈信號X c K間之時序容易決定。 另外’由影像處理電路40 0對液晶面板a A僅需供給 單一相之X時脈信號X C K，故能減少配線數，能減少信 號驅動所消費電力。 輸出信號控制部220具備n + 1個運算單位電路u bl 〜U bn+1。運算單位電路U bl〜u bn係分別對應移位 暫存器單位電路U a2〜U an + 2而設，依據移位暫存器 單位電路U al〜U an+ 2之各輸出信號及次段之運算單 位電路U bl〜U bn產生正取樣信號s al，〜S an，及負取 樣信號S b 1 ’〜S bn’。正取樣信號S al ’〜S an，與負 取樣信號S bl’〜S bn’爲正負邏輯關係之信號，相位 則稍有偏移。 各時序調整電路1 〇，係調整正、負取樣信號之組 S al，、S bl，、 S al，、S bl，、 · · · ·、S an，、 S bn ’之相位而產生正取樣信號S a 1〜S an及負取樣信 號 S b 1 〜S b n。 此時，正取樣信號S al與負取樣信號S b 1之相位大 略一致，因此取樣電路240之傳送聞極SW 1可以確實進 行〇N /〇F F狀態設定。 又，正取樣信號S a 1〜S an與負取樣信號s b i〜 S bn之延遲時間可以確實預測，因此供至影像信號供給 線L 1之影像信號40間之時序可以正確決定。結果，可 -20- (18) (18)200415398 以顯不局精細、鮮明之影像。 掃描線驅動電路1 0 〇具備時序調整電路2 0、移位暫 存器、移位器及緩衝器。時序調整電路2 0，係依γ時脈 信號Y C K產生Y時脈信號Y C K ’及反轉Y時脈信號 Y C K B ’。移位暫存器，係產生和Y時脈信號Y C K ’ 及反轉Y時脈信號Y C K B ’同步地傳送Y傳送開始脈衝 D Y而依序成爲有效之信號。移位暫存器之各輸出信號經 由移位器進行位準轉換使其能控制T F T 5 0之〇 N / 〇F F狀態之同時，經由緩衝器放大其電流後作爲各掃描 信號Y 1、Y 2、 · · · ·、Y m供至各掃描線2。 如上述於掃描線驅動電路1 0 0組入時序調整電路 2 〇，則影像處理電路4 0 0所產生之Y傳送開始脈衝D Y與 Y時脈信號Y C K間之時序容易被決定。另外，由影像處 理電路4 0 0對液晶面板A A僅需供給單一相之Y時脈信號 Y C K，可以減少配線數，可以減少信號驅動用之電力。 又，此例中係以主動矩陣型液晶裝置做說明，但不限 於此’亦可用於使用S 丁 N ( Super Twisted Nematic)液 晶之被動型。又，光電材料，除液晶以外，亦適用於使用 E L (電激發光）元件等利用其光電效果進行顯示之顯示 裝置。亦即’本發明適用和上述液晶裝置具有類似構成之 所有光電裝置。 (5 :電子機器） 以下說明上述液晶裝置適用之各種電子機器之例。 -21 - (19) (19)200415398 (5 — 1 :投影機） 首先，說明以該液晶裝置作爲光閥使用之投影機。圖 9係該投影機之構成例之平面圖。 如圖示，於投影機11 〇〇內部，設置由鹵素燈管等白 色光源構成之燈管單元1102。由燈管單元1102射出之投 射光，經由導光板1104內配置之4片鏡1106及2片分光 鏡1108分離成R (紅）、G (綠）、B (藍）之3原 色，分別射入各原色對應之作爲光閥之液晶面板 1110R、1110G、及 1110B。 液晶面板1 1 1 0 R、1 1 1 0 G、及1 1 1 〇 B之構成’係 和上述液晶面板A A相同，分別由影像信號處理電路（未 圖示）供給之R、G、B原色信號驅動。 經由彼等液晶面板調變之光，由3方向射入分光稜鏡 1112。於分光稜鏡1112，R及B之光被折射90度’ G之 光則直行。因此，各色影像合成之後’介由投射透鏡 1 1 1 4以彩色影像投射於螢幕2 1 2 0。 於此，著眼於各液晶面板1 1 1 0 R、1 1 1 0 G、及 1 1 1 0 B之顯示影像時，須使液晶面板1 1 1 0 G之顯示影像 相對於液晶面板111 0 R、111 0 B之顯示影像呈左右反 轉。 又，於液晶面板111 0 R、1110 G、及111 0 B，係 藉由分光鏡1108射入R、G、B之各原色封應之光’故 不必設彩色濾光片。 -22- (20) (20)200415398 (5 - 2 :攜帶型電腦） 以下，說明該液晶面板適用攜帶型電腦之例。圖10 係該攜帶型電腦構成之斜視圖。圖中，電腦1 2 0 0，係由 具鍵盤1 2 0 2之本體部1 2 0 4 ’及液晶顯示單元1 2 0 6構 成。該液晶顯示單元1 206，係由先前說明之液晶面板 1 〇 〇 5背面附加背照光源而構成。 (5 - 3 :行動電話） 說明上述液晶面板適用行動電話之顯示部之例。圖 1 〇係該丫了動電話構成之斜視圖。圖中，行動電話1 3 0 0， 除具備多數操作按鈕1 3 02以外，具備液晶面板1 005。 又’必要時可於該反射型液晶面板1 005之前面設置前照 光源。 又，電子機器除上述圖9 一 1 1說明之電子機器以外， 亦可適用液晶電視、觀景型、監控直視型攝錄放映機、汽 車導航裝置、呼叫器、電子記事本、計算機、文字處理 機、工作站、視訊電話、p〇s終端機、具觸控面板之裝 置等’可適用彼等之各種電子機器。 (發明效果） 依上述說明之本發明，可依基準信號對補正對象信號 施予補正’基準信號直接被輸出，因此可以提供輸出入間 之延遲時間容易預測之時序調整電路。 -23- (21) (21)200415398 【圖式簡單說明】 圖1 :本發明之時序調整電路1 〇之構成電路圖。 圖2 :時序調整電路丨〇之動作例之動作時序圖。 圖3 :時序調整電路1 0之另一動作例之動作時序 圖。 圖4 :時序調整電路1 0之另一動作例之動作時序 圖。 圖5 :時序調整電路1 0之另一動作例之動作時序 圖。 圖6 :另一構成例之時序調整電路2 〇之電路圖。 圖7 :本發明之液晶裝置之構成方塊圖。 圖8 :該裝置之資料線驅動電路2 〇 〇之構成方塊圖。 圖9 :該液晶裝置適用之電子機器之一例之投影機之 斷面圖。 圖1 〇 :該液晶裝置適用之電子機器之一例之個人電 腦之構成斜視圖。 圖1 1 :該液晶裝置適用之電子機器之一例之行動電 話之構成斜視圖。 圖1 2 :習知時序調整電路之構成電路圖。 圖1 3 :習知時序調整電路之動作時序圖。 (符號說明） 2、掃描線 -24- (22) (22)200415398 3、資料線 6、畫素電極 10、20、時序調整電路 1 1、N A N D 電路 1 2、 N〇R電路 5 0、T F T (開關元件） INV1〜INV7、反相器 S al〜S an、正取樣信號 S bl〜S bn、負取樣信號 2 0 0、2 0 0 ’、資料線驅動電路 2 1 0、移位暫存器部 220、輸出信號控制部 U al〜U an+2、移位暫存器單位電路 U bl〜U bn+Ι、運算單位電路

-25-

Claims (1)

1. (1) (1)200415398 拾、申請專利範圍 1 . 一種時序調整電路，係被供給η (高）位準且有 效之輸入正邏輯信號及L (低）位準且有效之輸入負邏輯 信號，並產生減去兩信號之相位差後之輸出正邏輯信號及 輸出負邏輯信號者；其特徵爲具備： fg號產生部，用於依上述輸入正邏輯信號與上述輸入 負邏輯信號之其中任一信號產生基準信號，依其中另一信 號產生補正對象信號；及 補正部，用於依上述基準信號補正上述補正對象信 號， 以上述基準信號作爲上述輸出正邏輯信號或上述輸出 負邏輯信號之其中任一信號予以輸出之同時，以上述補正 對象信號經由上述第1補正電路及上述第2補正電路補正 後之信號作爲上述輸出正邏輯信號或上述輸出負邏輯信號 之其中另一 號予以輸出。 2 · —種時序調整電路，其特徵爲： 上述補正部具備： 第1補正部，用於依上述基準信號之上升邊緣而補正 上述補正對象信號之下降邊緣之時序；及 第2補正部，用於依上述基準信號之下降邊緣而補正 上述補正對象信號之上升邊緣之時序。 3 ·如申請專利範圍第2項之時序調整電路，其中 上述第1補正部及上述第2補正部之其中任一爲 NAND (與非）電路，其中另一爲n〇R (非或）電路。 (2) (2)200415398 4 .如申請專利範圍第3項之時序調整電路，其中 具備：被供給上述基準信號的第1配線；及 被供給上述補正對象信號的第2配線； 上述N A N D電路之一側輸入端子接於上述第1配 線，另一側輸入端子接於上述第2配線，上述N A N D電 路之輸出端子接於上述第2配線； 上述N〇R電路之一側輸入端子接於上述第1配線， 另一側輸入端子接於上述第2配線，上述N 0 R電路之輸 φ 出端子接於上述第2配線； 5 .如申請專利範圍第2至4項中任一項之時序調整 電路，其中 上述基準信號相對於上述補正對象信號，其相位爲超 刖° 6 .如申請專利範圍第5項之時序調整電路，其中 上述基準信號爲Η (高）位準有效，而上述補正對象 信號爲L (低）位準有效； φ 上述第1補正電路爲上述NAND電路； 上述第2補正電路爲上述NOR電路。 7 .如申請專利範圍第5項之時序調整電路，其中 上述基準信號爲L (低）位準有效，而上述補正對象 信號爲Η (高）位準有效； 上述第1補正電路爲上述NOR電路； 上述第2補正電路爲上述NAND電路。 8 .如申請專利範圍第2至4項中任一項之時序調整 -27- (3) (3)200415398 電路，其中 上述基準信號相對於上述補正對象信號，其相位爲落 後。 9.如申請專利範圍第8項之時序調整電路，其中 上述基準信號爲Η (高）位準有效，而上述補正對象 信號爲L (低）位準有效； 上述第1補正電路爲上述NOR電路； 上述第2補正電路爲上述NAND電路。 1 0 ·如申請專利範圍第8項之時序調整電路，其中 上述基準信號爲L (低）位準有效，而上述補正對象 信號爲Η (高）位準有效； 上述第1補正電路爲上述NAND電路； 上述第2補正電路爲上述N〇R電路。 1 1 .如申請專利範圍第1至1 〇項中任一項之時序調 整電路，其中 上述信號產生部具備：第1反轉電路，用於反轉上述 輸入正邏輯信號與上述輸入負邏輯信號之其中任一信號而 產生上述基準信號；及第2反轉電路，用於反轉其中另一 信號而產生上述補正對象信號。 1 2 ·如申請專利範圍第1至7項中任一項之時序調整 電路，其中 於上述輸入正邏輯信號與上述輸入負邏輯信號之交替 中1個輸入信號被供至上述信號產生部； 上述信號產生部，係依上述輸入信號產生上述基準信 -28- (4) (4)200415398 號及上述補正對象信號。 13. 如申請專利範圍第1 2項之時序調整電路，其中 上述信號產生部具備：第1反轉電路，其使上述輸人 信號反轉1次以上而產生上述基準信號；及第2反轉電 路，其使上述輸入信號反轉較上述第1反轉m 8各2 β & 數更多次數而產生上述補正對象信號。 14. 一種驅動電路，係用於驅動具有：多數掃描，線 多數資料線，及和上述掃描線與上述資料線之交叉對應配 置成矩陣狀的畫素電極及開關元件的光電裝置者；其特徵 爲包含： 申請專利範圍第1至1 3項中任一項之時序調整電 路’使用上述時序調整電路而調整特定信號之時序。 1 5 · —種光電裝置，係具有·· 多數掃描線； 多數資料線； 和上述掃描線與上述資料線之交叉對應配置成矩陣狀 的畫素電極及開關元件；及 申請專利範圍第1 4項之驅動電路。 1 6 · —種電子機器，其特徵爲具備申請專利範圍第工5 項之光電裝置。 -29-