[go: up one dir, main page]

TW200300596A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW200300596A
TW200300596A TW091133049A TW91133049A TW200300596A TW 200300596 A TW200300596 A TW 200300596A TW 091133049 A TW091133049 A TW 091133049A TW 91133049 A TW91133049 A TW 91133049A TW 200300596 A TW200300596 A TW 200300596A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
patent application
scope
item
Prior art date
Application number
TW091133049A
Other languages
English (en)
Other versions
TW575951B (en
Inventor
Yutaka Ueno
Original Assignee
Tokyo Shibaura Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co filed Critical Tokyo Shibaura Electric Co
Publication of TW200300596A publication Critical patent/TW200300596A/zh
Application granted granted Critical
Publication of TW575951B publication Critical patent/TW575951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200300596 經濟部智慧財產局員工消費合作社印製 A 7 B7五、發明説明（彳） 【發明領域】 本發明是關於樹脂密封式的無引腳封裝構造的半導體 裝置。 【發明背景】 【習知技藝之說明】 近年來爲了合乎攜帶終端的小型化要求，半導體裝置 的無引腳封裝（Leadless package)化進行著。在陶瓷基板雖 然採用於基板的端面配設有貫通孔（Through hole)的端面 貫通孔構造，惟由銲錫安裝性的觀點也是一般的。 另一方面，爲了合乎低成本化的要求，晶片被樹脂密 封的塑膠封裝化的檢討也被進行。在此塑膠封裝之中特別 是利用液狀樹脂的樹脂印刷方式與習知的傳送封膠 (T r a n s f e r m ο 1 d i n g)方式比較，因無須高價的模具，故作爲 謀求成本降低的方式爲有力。 【發明槪要】 但是，在採用端面貫通孔構造的基板若適用利用樹脂 印刷方式的密封的話，如圖1 2所示有在貫通孔5 1的開口 部樹脂1 8會進入，堵塞端面電極1 3的問題。 而且，如圖1 3至圖1 5所示若不採用端面貫通孔構造 而以採用通常的介層孔（Via hole)61的LGA(銲墊柵格陣列 ，Land Grid Array)方式的話，因不發生上述問題，對樹 脂密封製程最佳。但是，此構造的情形發生在主機板安裝 (請先閱讀背面之注意事項再填寫本頁) 衣· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -5- 200300596 A7
五、發明説明（2) 後的銲錫的攀爬程度無法以目視確認等安裝性的問題。 本發明是爲了解決上述課題所進行的，其目的爲提供 里產性以及靜錫女裝性優良的半導體裝置 本發明爲了達成上述目的，使用以下所示的手段。 藉由本發明的一視點的半導體裝置是具備： 基板； 配置於該基板上的半導體晶片；以及 形成於該基板內，與該半導體晶片連接的電極， 的無引腳封裝構造，其中包含： 配設於該基板的側面，由該基板的背面凹陷到不到達 表面的彳木度爲止’ i#出該電極的至少一'部分的凹部；以及 在該凹邰內的該電極的露出部分，以不到達該基板的 該側面的厚度形成的金屬。 【圖式之簡單說明】 圖1(a)是顯示與本發明的第一實施形態有關的樹脂密 封後的半導體裝置的斜視圖，圖1 (b)是顯示與本發明的第 一實施形態有關的樹脂密封前的半導體裝置的斜視圖。 圖2是顯示與本發明的第一實施形態有關的半導體裝 置的俯視圖。 圖3是顯示圖2的箭頭（III)方向中的半導體裝置的側 面圖。 圖4是顯示圖2的箭頭（IV)方向中的半導體裝置的側 面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) 7〇\ " (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 200300596 A7 ___ B7_ 五、發明説明（3) 圖5是顯示與本發明的第一實施形態有關的半導體裝 置的一部分背面圖。 (請先閲讀背面之注意事項再填寫本頁j 圖6是顯示與本發明的第二實施形態有關的半導體裝 置的斜視圖。 圖7是顯示圖6的箭頭（VII)方向中的半導體裝置的 側面圖。
圖8是顯示圖6的箭頭（VIII)方向中的半導體裝置的 側面圖。I 圖9是顯示與本發明的第三實施形態有關的半導體裝 置的斜視圖。 圖10是顯示與本發明的第四實施形態有關的半導體 裝置的斜視圖。 圖π是顯示與本發明的各實施形態有關的半導體裝 置的凹部的變形例的一部分背面圖。 圖1 2是顯示藉由習知技術的端面貫通孔構造的半導 體裝置的斜視圖。 經濟部智慧財產局員工消費合作社印製 圖1 3是顯示藉由習知技術的LGA方式的半導體裝置 的俯視圖。 圖14是顯示圖12的箭頭（XIV)方向中的半導體裝置 的側面圖。 圖15是顯示圖12的箭頭（XV)方向中的半導體裝置的 側面圖。 【符號說明】 $紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) .7 -~" '' 200300596 A7 B7 五、發明説明（4 ) 11:薄片基板 1 2:第一背面電極 1 3 :第二背面電極 14··具備主動元件的半導體晶片 15:銲接線 16:凹部 17:側面金屬化 1 8、4 1:密封樹脂 21:下層基板 22:上層基板 51:貫通孔 【較佳實施例之詳細說明】 以下參照圖面說明本發明的實施形態。在此說明時遍 及全圖對於共通的部分附加共通的參照符號。 [第一實施形態] 第一實施形態是在基板的側面中形成由基板的背面不 到達表面的深度的凹部’可由此凹部確認銲錫安裝性。 圖1(a)是顯示與本發明的第一實施形態有關的樹脂密 封後的半導體裝置的斜視圖，圖1 (b)是顯示與本發明的第 一實施形態有關的樹脂密封前的半導體裝置的斜視圖。圖 2是顯示與本發明的第一實施形態有關的半導體裝置的俯 視圖。圖3是顯示圖2的箭頭（III)方向中的半導體裝置的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) ·€衣. -訂 經濟部智慧財產局員工消費合作社印製 200300596 A7 _____B7 五、發明説明（5 ) 側面圖。圖4是顯不圖2的箭頭（I v)方向中的半導體裝置 的側面圖。圖5是顯示與本發明的第一實施形態有關的半 導體裝置的一部分背面圖。以下說明與第一實施形態有關 的半導體裝置的構造。 如圖1至圖5所示，在薄片基板u內配置有第一背 面基板電極12，在此第一背面電極12周圍中的薄片基板 11內配置複數個第二背面電極13。在第一背面電極12上 搭載有具備主動元件的半導體晶片14，此半導體晶片14 與第二背面電極13分別以銲接線（Bonding wire)15連接。 這種半導體晶片14被密封樹脂1 8密封。 而且，與第一實施形態有關的半導體裝置在薄片基板 11的側面中形成有由薄片基板11的背面凹向內部的例如 四角形狀的凹部1 6。此凹部1 6爲由薄片基板11的背面 不到達表面的深度，且分別露出第二背面電極1 3的至少 .一部分。 而且，在藉由凹部1 6而露出的第二背面電極1 3的側 面形成有側面金屬化（Metallize)17。此側面金屬化17是用 以不到達薄片基板11的側面而配設。 與上述第一實施形態有關的半導體裝置是由以下的方 法製造。首先製作薄片基板11。此時考慮量產性配置複 數個個片的薄片基板11，形成由例如5行X 5列的2 5個 的薄片基板1 1構成的佈局。其次，在薄片基板1 1的側面 由背面形成凹部1 6。此處，爲了避免採用樹脂印刷方式 時成爲問題的樹脂洩漏，令凹部1 6的深度爲不到達薄片 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐Ί " (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 200300596 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6 ) 基板11的表面的深度。其次，在凹部16內形成與弟一背 面電極1 3連接的側面金屬化1 7。此時爲了不使樹脂密封 後的切割（Dicing)製程發生障礙，側面金屬化17固定在凹 部1 6內，且作成不露出於切斷後的封裝側面的大小。對 如此得到的薄片基板11安裝半導體晶片1 4。其次，藉由 樹脂印刷方式以樹脂1 8密封半導體晶片14，藉由切割方 式將薄片基板11分離成個片而完成。 如果依照上述第一實施形態，凹部1 6的深度作成不 到達薄片基板11的表面的深度。因此，即使採用樹脂印 刷方式的情形也能防止樹脂1 8進入凹部1 6內。因此，可 提供量產性優良的半導體裝置。 而且’由薄片基板1 1的側面可目視形成於弟一*背面 電極1 3側面的側面金屬化1 7。因此，可以目視確認銲錫 安裝性。 [第二實施形態] 第二實施形態爲將第一實施形態中的基板變形成多層 的構造。 圖6是顯示與本發明的第二實施形態有關的半導體裝 置的斜視圖。圖7是顯示圖6的箭頭（VII)方向中的半導 體裝置的側面圖。圖8是顯示圖6的箭頭（VIII)方向中的 半導體裝置的側面圖。以下說明與第二實施形態有關的半 導體裝置的構造。此外，主要說明與第一實施形態不同的 構造。 (請先閱讀背面之注意事項再填寫本頁) ••HI衣·
、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（21 Ο χ 297公釐） -10- 200300596 A7 B7 五、發明説明（7 ) 如圖6至圖8所示在與第二實施形態有關的半導體裝 置，薄片基板11爲多層，例如由下層基板2 1與上層基板 2 2的兩層構成。而且，在下層基板2 1的側面中形成有由 此下層基板2 1的表面穿過到背面的凹部1 6。此凹部1 6 與第一實施形態一樣分別露出第二背面電極1 3的至少一 部分。而且，在藉由凹部1 6而露出的第二背面電極1 3的 側面形成有側面金屬化1 7。此側面金屬化1 7與第一實施 形態一樣是用以不到達薄片基板11的側面而配設。 此外，薄片基板11由三層以上構成也可以。此情形 在搭載有半導體晶片14的最上層的基板或包含此最上層 的基板之數層基板不形成凹部1 6的話也可以。而且，僅 最下層的基板或包含此最下層的基板之數層基板形成凹部 1 6的話也可以。 如果依照上述第二實施形態可得到與第一實施形態一 樣的功效。 再者，第二實施形態在上層基板22不形成凹部1 6， 在下層基板21形成貫通的凹部16，藉由配合這些上層基 板22以及下層基板2 1形成薄片基板1 1。因此，無須如 第一實施形態控制由薄片基板11的背面不到達表面的深 度而形成凹部1 6。因此，凹部1 6的形成比第一實施形態 還容易。 [第三實施形態] 第三實施形態爲在與第一實施形態有關的半導體晶片 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 200300596 A7 _____B7 _ 五、發明説明（8 ) 不僅主動元件也搭載被動元件的構造。 (請先閲讀背面之注意事項再填寫本頁) Η 9 S顯示與本發明的第三實施形態有關的半導體裝 置的斜視圖。以下說明與第三實施形態有關的半導體裝置 的構造。此外，與第一實施形態一樣的構造省略說明。 Μ II 9所示與第三實施形態有關的半導體裝置在半導 體晶片3 1具備主動元件與Rlc的被動元件。例如形成由 L與C構成的阻抗變換電路構成匹配電路內裝型的功率放 大器也可以。而且，被動元件使用表面安裝型零件也可以 ，且預先內裝在基板1 1也可以。 如果依照上述第三實施形態與第一實施形態一樣，可 提供量產性以及銲錫安裝性優良的匹配電路內裝型的功率 放大器。 此外，第三實施形態的構造也能適用於由多層的基板 構成的第二實施形態。 [第四實施形態] 經濟部智慧財產局員工消費合作社印製 第四實施形態爲在與第一實施形態有關的密封樹脂包 含磁性體的構造。 圖1 0是顯示與本發明的第四實施形態有關的半導體 裝置的斜視圖。以下說明與第四實施形態有關的半導體裝 置的構造。此外，與第一實施形態一樣的構造省略說明。 如圖10所示在與第四實施形態有關的半導體裝置使 用磁性體分散的密封樹脂41。而且，例如在樹脂中形成 包含磁性體的密封樹脂4 1後，藉由此密封樹脂4 1密封半 本紙張尺度適用中國國家標率（CNS ) Α4規格（210'〆297公釐） -12 - 經濟部智慧財產局員工消費合作社印製 200300596 A7 B7 五、發明説明（9 ) 導體晶片14。 如果依照上述第四實施形態可得到與第一實施形態~ 樣的功效。 再者，在第四實施形態即使對將功率放大器安裝於主 機板時會成爲問題的不要的輻射等，因包含磁性體的密封 樹脂4 1遮蔽半導體晶片14，故可謀求雜訊的降低。 此外，第四實施形態的構造也能適用於由多層的基板 構成的第二實施形態或搭載被動元件的第三實施形態。 其他本發明並未限定於上述各實施形態，在實施階段 於不脫離其要旨的範圍可進行種種的變更。例如可變形成 如以下的構造。 凹部1 6的形狀不限定於四角形，例如如圖11所示作 成將四角形的角部分弄圓成半圓形狀也可以。 不限定於利用打線接合（Wire bonding)的典型的面朝 上（Face-up)型的安裝方式，以覆晶（Flip chip)型的安裝方 式也可以。 再者，在上述實施形態包含種種階段的發明，可由所 揭示的複數個構成要件中的適宜的組合抽出種種的發明。 例如，即使由實施形態所示的全構成要件削除幾個構成要 件，在發明的槪要欄中所述的課題也能解決，在可得到於 發明的功效欄所述的功效的情形下，此構成要件被削除的 構成也可作爲發明而被抽出。 【發明的功效】 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -13- (請先閱讀背面之注意事項再填寫本頁)
r」 I— 200300596 A7 B7 五、發明説明（10) 如以上的說明，如果依照本發明可提供量產性以及銲 錫安裝性優良的半導體裝置。 (請先閲讀背面之注意事項再填寫本頁) .-HI衣· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 14 _

Claims (1)

  1. 200300596 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 ____ D8六、申請專利範圍 1 1. 一種半導體裝置，是具備： 基板； 配置於該基板上的半導體晶片；以及 形成於該基板內，與該半導體晶片連接的電極， 的無引腳封裝構造，其特徵包含： 配設於該基板的側面，由該基板的背面凹陷到不到達 表面的深度爲止，露出該電極的至少一部分的凹部；以及 在該凹部內的該電極的露出部分，以不到達該基板的 該側面的厚度形成的金屬。1 2. 如申請專利範圍第1項所述之半導體裝置，其中 該基板爲至少兩層以上的多層基板， 該凹部配設於該多層基板之中最上層的基板或包含此 最上層的基板的多層基板以外的基板內。 3. 如申請專利範圍第2項所述之半導體裝置，其中 該凹部配設於該多層基板之中最下層的基板或包含此最下 層的基板的多層基板內。 4. 如申請專利範圍第1項所述之半導體裝置，其中. 該半導體晶片具備主動元件。 5. 如申請專利範圍第4項所述之半導體裝置，其中 該半導體晶片更具備被動元件。 , 6. 如申請專利範圍第1項所述之半導體裝置，其中 更具備形成於該基板、該半導體晶片以及該電極上的密封 樹脂。 . 7. 如申請專利範圍第6項所述之半導體裝置，其中 i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -15 - (請先閲讀背面之注意事項再填寫本頁) 200300596 A8 B8 C8 D8 六、申請專利範圍 2 該密封樹脂包含磁性體。 8. 如申請專利範圍第1項所述之半導體裝置，其中 該半導體晶片與該電極是由銲接線連接。 9. 如申請專利範圍第1項所述之半導體裝置，其中 該凹部爲四角形狀或半圓形狀。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16-
TW91133049A 2001-11-30 2002-11-11 Semiconductor device TW575951B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001367482A JP4068336B2 (ja) 2001-11-30 2001-11-30 半導体装置

Publications (2)

Publication Number Publication Date
TW200300596A true TW200300596A (en) 2003-06-01
TW575951B TW575951B (en) 2004-02-11

Family

ID=19177221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91133049A TW575951B (en) 2001-11-30 2002-11-11 Semiconductor device

Country Status (6)

Country Link
US (1) US6713868B2 (zh)
EP (1) EP1317000A3 (zh)
JP (1) JP4068336B2 (zh)
KR (1) KR100579777B1 (zh)
CN (1) CN1231964C (zh)
TW (1) TW575951B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264309B2 (en) 2019-06-24 2022-03-01 Mediatek Inc. Multi-row QFN semiconductor package

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363379A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置
WO2005004200A2 (en) * 2003-06-25 2005-01-13 Advanced Interconnect Technologies Limited Lead frame routed chip pads for semiconductor packages
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
USD505397S1 (en) * 2003-09-15 2005-05-24 Nichia Corporation Light emitting diode
USD510912S1 (en) * 2003-09-15 2005-10-25 Nichia Corporation Light emitting diode
USD503930S1 (en) * 2003-09-15 2005-04-12 Nichia Corporation Light emitting diode
USD508682S1 (en) * 2004-02-23 2005-08-23 Kabushiki Kaisha Toshiba Semiconductor device
USD521952S1 (en) * 2004-02-23 2006-05-30 Kabushiki Kaisha Toshiba Semiconductor device
CN100424864C (zh) * 2004-07-16 2008-10-08 矽品精密工业股份有限公司 提高封装可靠性的导线架及其封装结构
CN100349288C (zh) * 2004-09-22 2007-11-14 日月光半导体制造股份有限公司 无外引脚封装结构
TWD110200S1 (zh) * 2004-10-14 2006-04-11 東芝照明技術股份有限公司 照明用發光體
TWD110148S1 (zh) * 2004-10-14 2006-04-11 東芝照明技術股份有限公司 照明用發光體
TWD110202S1 (zh) * 2004-10-14 2006-04-11 東芝照明技術股份有限公司 照明用發光體
TWD110149S1 (zh) * 2004-10-14 2006-04-11 東芝照明技術股份有限公司 照明用發光體
TWD110201S1 (zh) * 2004-10-14 2006-04-11 東芝照明技術股份有限公司 照明用發光體
TWD110150S1 (zh) * 2004-10-14 2006-04-11 東芝照明技術股份有限公司 照明用發光體
JP4064403B2 (ja) * 2005-01-18 2008-03-19 シャープ株式会社 半導体装置、表示モジュール、半導体チップ実装用フィルム基板の製造方法、及び半導体装置の製造方法
JP4712426B2 (ja) * 2005-04-18 2011-06-29 ローム株式会社 半導体装置
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
USD566665S1 (en) * 2007-04-18 2008-04-15 Edison Opto Corporation Matrix type light emitting diode assembly
USD575245S1 (en) * 2007-04-24 2008-08-19 Edison Opto Corporation Matrix type light emitting diode assembly
USD582865S1 (en) * 2007-06-11 2008-12-16 Cree, Inc. LED chip
US7843060B2 (en) * 2007-06-11 2010-11-30 Cree, Inc. Droop-free high output light emitting devices and methods of fabricating and operating same
USD583338S1 (en) * 2007-09-07 2008-12-23 Cree, Inc. LED chip
USD582866S1 (en) * 2007-09-07 2008-12-16 Cree, Inc. LED chip
JP5660801B2 (ja) * 2010-04-19 2015-01-28 パナソニック株式会社 樹脂封止型半導体パッケージおよびその製造方法
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
US9508625B2 (en) * 2014-04-01 2016-11-29 Infineon Technologies Ag Semiconductor die package with multiple mounting configurations
JP6208618B2 (ja) * 2014-04-25 2017-10-04 京セラ株式会社 素子実装基板および実装構造体
JP1553788S (zh) * 2015-11-05 2016-07-11
TWI560123B (en) * 2016-06-02 2016-12-01 Chipmos Technologies Inc Disk-like semiconductor package structure and combination thereof with tray
CN110400786B (zh) * 2019-07-17 2021-04-20 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
JP1660133S (zh) * 2019-09-26 2020-05-25

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0582881B1 (en) 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
JP3342172B2 (ja) * 1994-04-19 2002-11-05 松下電工株式会社 電子回路部品及びその製造方法
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP3507251B2 (ja) 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
US6301122B1 (en) 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
JP3555831B2 (ja) * 1998-01-20 2004-08-18 株式会社ルネサステクノロジ 半導体装置および電子装置
JP2001024108A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置及びその製造方法
DE19946254A1 (de) 1999-09-27 2001-04-26 David Finn Transpondertag und Verfahren zur Herstellung eines Transpondertags
JP2001185641A (ja) * 1999-12-22 2001-07-06 Murata Mfg Co Ltd モジュール基板
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264309B2 (en) 2019-06-24 2022-03-01 Mediatek Inc. Multi-row QFN semiconductor package
TWI794610B (zh) * 2019-06-24 2023-03-01 聯發科技股份有限公司 半導體封裝和電子系統

Also Published As

Publication number Publication date
JP4068336B2 (ja) 2008-03-26
KR20030044838A (ko) 2003-06-09
CN1421922A (zh) 2003-06-04
CN1231964C (zh) 2005-12-14
JP2003168758A (ja) 2003-06-13
US6713868B2 (en) 2004-03-30
TW575951B (en) 2004-02-11
EP1317000A2 (en) 2003-06-04
EP1317000A3 (en) 2006-03-08
KR100579777B1 (ko) 2006-05-16
US20030102542A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
TW200300596A (en) Semiconductor device
TW436997B (en) Ball grid array semiconductor package and method for making the same
KR100477020B1 (ko) 멀티 칩 패키지
TW529155B (en) Semiconductor device, semiconductor device package and a method of manufacturing a semiconductor device
TW510034B (en) Ball grid array semiconductor package
TWI487085B (zh) 具屏蔽之積體電路封裝件系統
KR101070913B1 (ko) 반도체 칩 적층 패키지
TW488042B (en) Quad flat non-leaded package and its leadframe
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
JP2002110898A (ja) 半導体装置
JP2010103475A (ja) 半導体マルチチップパッケージ
JP2006196709A (ja) 半導体装置およびその製造方法
CN106298729A (zh) 封装结构及其制作方法
TW506093B (en) Cavity down ball grid array package and its manufacturing process
KR20090022433A (ko) 반도체 패키지
JP2024083259A (ja) 半導体パッケージ
CN101315920A (zh) 芯片堆栈封装结构及其制造方法
GB2366079A (en) A module card and a method for manufacturing the same
KR100818080B1 (ko) 칩 스택 패키지
JP2005286010A (ja) 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
TW452950B (en) Packaging structure of bonding pad with increased space height
JP2538407B2 (ja) 表面実装型半導体装置
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
TW498507B (en) Multi-chip packaging module
KR20020042958A (ko) 적층 칩 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees