SU995103A1 - Аналого-цифровое вычислительное устройство - Google Patents
Аналого-цифровое вычислительное устройство Download PDFInfo
- Publication number
- SU995103A1 SU995103A1 SU813329799A SU3329799A SU995103A1 SU 995103 A1 SU995103 A1 SU 995103A1 SU 813329799 A SU813329799 A SU 813329799A SU 3329799 A SU3329799 A SU 3329799A SU 995103 A1 SU995103 A1 SU 995103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- distributor
- voltage
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам перемножени аналоговых сигналов с представлением результата в цифровой форме.
Известно аналого-цифровое множительное устройство, содержащее преобразов .атель напр жение - частота, компаратор, генератор развертывающего напр жени , ключ, трипер, блок управлени и счетчик результата l.
Недостатки устройства - пониженна точность и ограниченные функциональные возможности, так как оно не позвол ет перемножить сигнгшы, представленные длительностью импульсов .
Известно также аналого-цифровое множительное устройство, содержащее преобразователи напр жение - частота , блок преобразовани длительности интервала между импульсами в напр жение и счетчик результата С2.
Недостатки данного устройства пониженна инструментальна точность и ограниченные функциональные возможности.
Наиболее близким к предлагаемому вл етс аналого-цифровое устройство, содержащее первый компаратор, соединенный входами с первым аналоговым входом устройства и с выходом генератора развертывающего напр жени , причем вход генератора развертываиощего напр жени подключен через первый делитель частоты к выходу генератора тактовых импульсов и к входам второго и третьего делителей частоты , а выход второго делител часто10 ты соединен с сигнальным входом распределител импульсов, подключенного выходами к первьм управл ющим входам ключей первой группы, сигнальные входы которых соединены с
15 выходами третьего делител частоты, а выходы - с первой группой входов элемента ИЛИ, подключенного выходе к входу счетчика результата, причем выход первого компаратора соединен
20 с управл ющим входом распределител импульсов З.
Недостатком устройства вл ютс ограниченные функциональные возможности , так как оно осуществл ет только операцию возведени в квад25 рат сигналов, представленных в форме посто нного напр жени илидлительности импульса.
Цель изобретени - расширение функциональных возможностей уст30
ройства за счет выполнени операции, умножени .
Указанна цель достигаетс тем, что в аналого-цифровое вычислительное устройство, содержащее первый компаратор, соединенный входами с первым информационным входом устройства и с выходом генератора развертывающего напр жени , причем вход генератора развертывающего напр жени через первый делитель часто ты подключен к выходу генератора тактовых импульсов и к входам второго и третьего делителей частоты, а выход второго делител частоты соединен с сигнальным входом распредёлител импульсов, подключенного выходами к первым управл ющим входам ключей первой группы/ сигнальные входы которых соединены с выходами третьего делител частоты, а. выходы - с первой группой входов элемента ИЛИ, подключенного выходом к входу счетчика-результата, дополнительно введены второй компаратор, элементы И, И-НЕ и ИЛИ-НЕ, втора группа ключей и четвертый делитель частоты, соединенный входом с выходо генератора тактовых импульсов, выходами - с сигнальными входами ключей второй группы, подключенных выходами к второй группе входов элемента ИЛИ, первыми управл ющими входами - к выходам распределител импульсов , а вторыми управл ющими входами - к первому управл ющему входу распределител импульсов и к выходу элемента И-НЕ, -соединенного первым входом с выходом первого компаратора и с первыми входами элемента И и апемента ИЛИ-НЕ, а вторым входом с вторыми элемента И и элемента ИЛИ-НЕ и с выходом второго компаратора, подключенного входами к выходу генератора развертывающего напр жени и к второму информационному входу устройства, причем выход элемента И соединен с вторыми управл ющими входами ключей первой группы , а выход элемента ИЛИ-НЕ подключен к второму управл ющему входу рас пределител импульсов. На чертеже изображена блок-схема аналого-цифрового вычислительного устройства.
Устройство включает первый компаратор 1, соединенный одним из входов с выходом генератора 2 развертывающе го напр жени . Вход генератора 2 через первый делитель 3 частоты подключен к выходу генератора 4 тактовых импульсов и к входам второго и третьего делителей 5 и 6 частоты. Вы ход делител 5 соединен с сигнальным входом распределител 7 импульсов , подключенного выходами к первым управл ющим входам ключей 8 первой группы, сигнальные входы которых сое
динены с выходами делител 6, а .выходы - с первой группой входов элемента ИЛИ 9. Выход элемента ИЛИ 9 подключен к, входу счетчика 10 результата . Четвертый делитель 11 частоты соединен входом с выходом генератора 4 тактовых импульсов, а выходами - с. сигнальнымивходами ключей 12 второй группы.
Ключи 12 подключены первыми управл ющими входами к выходам .распределител 7, а вторыми управл ющими входами - к первому управл ющему входу распределител 7 и к выходу элемента И-НЕ 13. Элемент И-НЕ 13 соединен первым входом с выходом первого компаратора 1 и с первыми входами элемента И 14 и элемента ИЛИ-НЕ 15, а вторым входом - с вторыми входами элемента и 14 .и.элемента ИЛИ-НЕ 15 ис выходом второго компаратора 16; Компаратор 16 подключен одним входом к выходу, генератора 2 развертывающего напр жени . Выход элемента И 14 соединен с вторыми управл ющими входами ключей 8 первой группы , а выход элемента ИЛИ-НЕ подключен к второму управл ющему входу распределител 7 импульсов. Другие входы компараторов 1 и 16 соединены соответственно с информационными входами 17 и 18 устройства.
Устройство работает следующим образом . ,
После запуска генератора 4 на выходе делител 3, осуществл ющего синхронизацию режимов работы генераторов 2 и 4, формируетс импульс длительностью .Tg, развертывающее,напр жение на выходе генератора 2-начинает возрастать и поступает на входы компараторов 1 и 16, на другие входы которых поданы первый и второй входные. напр жени X , и Х2 с вхо дон устройства. Выходные напр жен1и компараторов 1 и 16, .поступающие .на элементы 13-15, отпирают элемент И 14. С выхода -делител 5 опорна частота f поступает на сигнальный вход распределител 7, на управл ющие входы которого с закрьатых элементов И-НЕ 13 и ИЛИ-НЕ 15 подано разрешение на прохождение импульсов опо ной частоты на выходы распределител 7. Длительность t импульсов, по вл ющихс на п выходах распределител 7, св зана с параметрами развертывающего напр жени и опорной частотой соотношением
- 5 AV ut j- - - ЛХ ,
on
где ЛХ - шаг квантовани входного
напр жени ;
S - амплитуда развертывающего напр жени генератора 2 Г
Сигнал с выхода открытого элемента И 14 поступает на вторые управл ющие ВХОД5Л ключей 8, тем самым дава разрешение на управление ключами 8. по первымуправл ющимвходам от распределител 7. В то .же врем ключи 12 закрыты нулевым ригналом с выхода элемента И-НЕ 13.
Импульсом с первого выхода распределител 7 открываетс первый из ключей 8 и импульсы с частотой fj, с выхода старшего разр да делител 6 через элемент ИЛИ 9 поступают на счетчик 10 в течение времени at. Затем первый ключ 8 закрываетс , управл ющий сигнал этой же длительностью ,at по вл етс на втором выходе распределител 7, открывай второй из ключей 8. На вход счетчика 10 начинают поступать импульсы с выхода следующего разр да делител б. Далее Оказанные действи продолжаютс .до {тех пор, пока на входах компараторов Jl и 16 не происходит сравнение одного из входных напр жений с разверты-г вак цим напр жением (пусть Х Х2 )
В результате, на выходе элемента И-НЕ 13 по вл етс сигнал, поступаюад й на первый управл ющий вход распределител 7 и фиксирук дий его-состо ние На момент сравнени Учитыва , что частота.f импульсов с выходов делител 6 св зана с номером i соответствующего выхода распре- делител 7 соотношением . f.iU-i)+i3fo, где fj, - минимальна частота с выхо ДОН делител 6 ; „ а первое входное напр жение может быть представлено в виде (K+(i)uX, где К - количество шагов квантовани , К 1, 2, ..., п ; о1 - дол шага квантовани на мо мент сравнени Q . Число импулЬсов, записанное в счетчик 10, равно . . После сравнени первого входного напр жени с развертывающим напр же ,нйем разрешение на управление клю;чами 8 первой группы снимаетс (эл1емент И 14 закрываетс ), Ъ сигналом .с выхода отк зытого элемента И-НЕ 13 даетс разрешение на управление ключами 12 второй группы. Импульсами с К-го выхода распределител 7 (распределитель , остановлен на К-м шаге открываетс соответствующий ключ 12 и импульсы частотой К fg с выхода делител 11 через элемент ИЛИ 9 проход т на счетчйк Ю. Суммирование
импульсов происходит до тех пор, по ка не произойдет сравнение на компараторе 16 второго входного напр жени с развертывающим напр жением. В результате элемент И-НЕ 13 закрываетс и запираютс ключи 12, -а сигналом с вькода элемента И ЛИ - НЕ 15 распределитель 7 устанавливаетс по второму входу в нулевое состо ние. Учитыва , что второе входное напр жение может быть представлено в виде
(2()4Х, .
где 6 - количество шагов квантовани
во втором входном напр жении, f, дол шага квантовани на момент сравнени } с развертывающим напр жением О |) I-, число импульсов, записанное в счетчик 10 за промежуток времени междаг двум срабатывани ми компараторов 1 и 16, равно
ек-к --обк -рк.
25
В результате, суммарное количест;во импульсов, записанное в счетчик 10, равно.
30
м-Л..кл.кр. х.х, т.е. эт количество пропорционально произведению двух входных напр жений с относительной методической погрешностью )A(K.i-E-fb) ,„/ Синхронизаци работы устройства т общего генератора тактовых шлпульсов и использование дискретных элементов вычислительной техники позвол ют производить умножение драктически без инструментальной погрешности . При выполнении операции возведени в квадрат соотввтствукицее входное напр жение подаетс одновременно на входы обоих компараторов 1-й 16.. Предлагаемое устройство может быть также использовано дл выполнени операции пе емножени длительностей импульсов. Дл этого компараторы 1 и 16 отключаютс , а перемножаекые импульс ныё -сигналы, начало которых синхронизировано друг относительно друга, подаютс на соответствукицие входм элементов 13-15. Таким образом, предлагаемое устройство по сравнению с прототипом обладает более широкими функциональными возможност ми, что и определ ет его технико-экономическую эффективность .
Claims (3)
1.Авторское свидетельство СССР № 495674, кл. G 06 G 7/16, 1974.
2.Авторское свидетельство СССР № 5743722,кл. G 06 G 1/161, 1976.
3.Авторское свидетельство СССР по за вке № 2931266/18-24,
кл. G 06 J 3/00, G 06 G 7/20, 1980 (прототип ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813329799A SU995103A1 (ru) | 1981-08-27 | 1981-08-27 | Аналого-цифровое вычислительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813329799A SU995103A1 (ru) | 1981-08-27 | 1981-08-27 | Аналого-цифровое вычислительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU995103A1 true SU995103A1 (ru) | 1983-02-07 |
Family
ID=20973747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813329799A SU995103A1 (ru) | 1981-08-27 | 1981-08-27 | Аналого-цифровое вычислительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU995103A1 (ru) |
-
1981
- 1981-08-27 SU SU813329799A patent/SU995103A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4703310A (en) | Digital/analog converter with capacitor-free elimination of a.c. components | |
GB2070364A (en) | Converter | |
ATE75895T1 (de) | Verfahren und system zum verarbeiten von digitalen signalen mit phasenkorrekturmerkmalen. | |
US3849775A (en) | Ac analog to digital converter | |
US3576575A (en) | Binary coded digital to analog converter | |
US4354176A (en) | A-D Converter with fine resolution | |
SU995103A1 (ru) | Аналого-цифровое вычислительное устройство | |
US4219784A (en) | Phase detection system using sample and hold technique, and phase locked loop using such phase detection system | |
GB1485377A (en) | Apparatus for generating a dc signal proportional to an input frequency | |
JPS5591233A (en) | Successive comparison type a/d converter | |
SU479119A1 (ru) | Устройство дл централизованного контрол | |
SU1314457A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
SU1193764A1 (ru) | Умножитель частоты | |
SU1483660A1 (ru) | Устройство синхронизации | |
SU1125728A1 (ru) | Устройство дл формировани широтно-модулированных сигналов управлени ключами инвертора | |
JPS5535545A (en) | Digital phase synchronous circuit | |
SU947963A1 (ru) | Способ преобразовани напр жени в код и устройство дл его осуществлени | |
SU1239831A1 (ru) | Преобразователь однофазного синусоидального сигнала в импульсы | |
SU1302400A1 (ru) | Устройство дл фазового управлени @ -фазным преобразователем | |
SU553623A1 (ru) | Функциональный преобразователь частоты следовани импульсов | |
SU1578703A1 (ru) | Устройство регулировани и стабилизации мощности | |
SU1660210A1 (ru) | Устройство цифрового преобразовани видеосигнала | |
EP0066184A2 (en) | Gate pulse phase shifter | |
RU1815801C (ru) | Адаптивный дельта-модул тор | |
SU536611A2 (ru) | Устройство синхронизации сигналов |