SU974411A1

SU974411A1 - Буферное запоминающее устройство

Info

Publication number: SU974411A1
Application number: SU802888285A
Authority: SU
Inventors: Вадим Иванович Вешняков; Ирина Павловна Дробязко; Валерий Иванович Жабин; Виктор Иванович Корнейчук; Любомир Степанович Кениг; Владимир Петрович Тарасенко; Валентина Васильевна Ткаченко
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1980-02-27
Filing date: 1980-02-27
Publication date: 1982-11-15

Description

(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс к вычислительной технике и найти применение при построении быстродействующих буферных запоминающих устройств.

Известно запоминающее устройство, которое характеризуетс низким быстродействием , обусловленным медленным продвижением информации на нужную позицию . Кроме того, это устройство имеет небольшую плотность записи информации , так как в каждом цикле может записыватьс только одно слово 11 .

Наиболее близким к предлагаемому по технической сущности вл етс запоминающее устройство, содержащее одноступенчатые сдвиговые, регистры, св занш 1е с входным регистром, двухступенчатый регистр, группу схем управлени сдвигами, счетчик и дешифратор, Устройство допускает запись очередного слова при продвижении на нужную позицию пре- дьщущего Г2 ..

Недостатком известного устройства вл етс сложность схем управлени продвижением информации (двухступенчатый регистр, счетчик, дешифратор, rpysina схем управлени сдвигами).

Цель изобретени - упрощение устройства .

Поставленна цель достигаетс тем, что в буферное запоминающее устройство, содержащее накопитель, .входы которого соединены с информациолными входами устройства, выходь накопител подклк 10 чены к первому и второму входам блоков регистров сдвига, выходы которого соединены с выходами устройства, шины записи и считывани , введены к последовательно соединенных элементов И и

15 элементов задержки (где k - число разр дов регистра сдвига и k -1,2...,1 , .,., N) и триггеров, причем первый вход i -го триггера, кроме последнего соединен с первым входом i -го элемен-:

20 та И, второй выход i -го триггера, кроме первого, соединен с вторым входом (i-l)-ro элемента И, первый вход -го триггера, кроме первого, подключен к

выходу ( -1 )-го элемента задержки, второй вход i -го триггера, кроме последнего , соединен с выходом п -го элембнта задержки и с первым входом (i +1)-го триггера, первый вход первоготриггера подключен к шине записи, второй вход последнего триггера соединен с шиной считывани , выход каждого элемента задержки соединен с третьим входом каждого регистра сдвига, блоков ре- to ными гистров. На чертеже представлена функциональ Ма схема предложенного устройства. Устройство содержит регистр 1 сдви накопитель 2, шину 3 записи, триггеры 4, последовательно соединенные элементы 5 задержки и элементы И 6 и шину 7 считывани . Предложенное устройство работает следующим образом. При записи информации по шине 3 поступает импульс Запись, который устанавливает первый триггер 4 в 1 Открываетс первый элемент И 6 и на выходе первого элемента 5 задержки и следовательно, на выходе первого элемента И 6 по вл етс единичный разрешающий сигнал, по которому слово 3 накопител 2 записываетс в регистр 1 сдвига, а маркерна 1 из первого триггера.4 переписываетс во второй триггер 4,j, первый триггер 4 при этом сбрасываетс , в О, Далее разрешаюшлй сигнал по вл етс на выходе второго элемента И бд и слово перепис ваетс из первого регистра 1 сдвига во второй, а маркерна 1 поступает во второй триггер 4 и т.д. Продвижени маркерной 1 вправо по триггерам 4, а следовательно и информации по регист рам I, продолжаетс до тех пор, пока вновь поступивша Информаци (маркерна 1) не расположитс вплотную к ранее записанной информации, что обеспечиваетс элементами И 6 и элементам 5 задержки. Во врем продвижени слова на нужную позицию в регистры. 1 может заноситьс новое сл.ово накопител 2 (а в триггеры 4 -.очередна маркерна 1) Пауза между последовательной записью двух слов должна быть не менее двух тактов сдвига, при этом ме.жду двум сдвигаемыми словами будет пробел в од ну линейку. Чтение информации происходит по сигналу Выборка, поступающему по шине 7, Этот сигнал устанавливает последний М-ый триггер О. Элементы 5 и 6 обеспечивают сдвиг маркерной I из (N-l)-ro разр да регистра 1 в N-ый разр д, а из (N 2)-го разр да в (N -1)-ый и т.д. Соответственно происходит продвижение всей записанной в регистрах 1 информации на одну линейку вправо. На выходе устройства готово дл выборки следующее слово. Период между двум последовательсигналами Выборка должен быть. как и дл сигнала Запись, не менее двух тактов сдвига. Таким образом, предложенное устройство позвол ет осуществл ть быструю запись и чтение информации, совмеща при этом запись (чтение) очередного слова с продвижением предыдущих. По сравнению с известным в предложенном устройстве исключены дешифратор, счетчик, д.вухйтупенчагый регистр, и группа схем управлени сдвигами, а вместо них введены группа элементов И и элементов задержки и триггеры. Таким образом достигаетс упрощение устройства . . Фор. мула изобретени Буферное запоминающее устройство, содержащее накопитель, входы которого соединены с информационными входами, устройства, выходы накопител подклк чены к первому и второму входам блоков регистров сдвига, выходы которого соединены с выходами устройства, шины записи и считывани , отл ичающее с тем, что, с целью упрощени устройства, оно содержит I последовательно соединенных элементов И и элементов задержки (где. 1. - целое число разр дов регистра сдвига и k 1,2..., i , ... N) и k +1 триггеров, причем первый вход 1 -го триггера, кроме последнего, соединен с первым входом i -го элемента И,второй выход i -го триггера, кроме первого, соединен с вторым входом ( i -1 )-го элемента И, первый вход i-го триггера, кроме первого, подключен к выходу ( i -1)-го элемента задержки , второй вход i -го триггера, кроме последнего, соединен с выходом i -го элемента задержки и с первым входом (i +1 )-го триггера, первый вход первого триггера подключен к шине записи, второй вход последнего триггера соединен с шиной считьгаани , выход каждого э мента задержки соединен с третьим

. 5974411«

входом каждого регистра сдвига блоков 1. Авторское свидетельство

регистров.№ 486378, кл. G 11 С 19/00, 1975.

Источники информации,. № 450233, кл. G Ц С 19/ОО, 1974

прин тые во внимание при экспертизе s (прототип).

2. Авторское свидетельство СССР

Claims

Формула изобретения

Буферное запоминающее устройство, содержащее накопитель, входы которого соединены с информационными входами, устройства, выходы накопителя подключены к первому и второму входам блоков регистров сдвига, выходы которого соединены с выходами устройства, шины записи и считывания, отличающееся тем, что, с целью упрощения устройства, оно содержит V последовательно соединенных элементов И и элементов задержки (где. к - целое число разрядов регистра сдвига и 1 =1,2..., i , ... N) и к +1 триггеров, причем первый вход i -го триггера, кроме последнего, соединен с первым входом ι -го элемента И,второй выход i -го триггера, кроме первого, дом ( i -1 )-го элемента И, первый вход ί -го триггера, кроме первого, подключен к выходу (.ί -1 )-го элемента задержки, второй вход i -го триггера, кроме последнего, соединен с выходом i —го элемента задержки и с первым входом (ΐ +1 )-го триггера, первый вход первого _fтриггера подключен к шине записи, второй вход последнего триггера соединен с шиной считывания, выход каждого элемента задержки соединен с третьим соединен с вторым вхо5 974411 6 входом каждого регистра сдвига блоков” 1. Авторское свидетельство СССР регистров. № 486378, кл. G 11 С 19/00, 1975.
2. Авторское свидетельство СССР