SU972598A1 - Запоминающее устройство с автономным контролем - Google Patents
Запоминающее устройство с автономным контролем Download PDFInfo
- Publication number
- SU972598A1 SU972598A1 SU813275294A SU3275294A SU972598A1 SU 972598 A1 SU972598 A1 SU 972598A1 SU 813275294 A SU813275294 A SU 813275294A SU 3275294 A SU3275294 A SU 3275294A SU 972598 A1 SU972598 A1 SU 972598A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- self
- address
- checking storage
- memory
- reliability
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Description
Изобретение относитс к запоминающим устройствам и может быть исполь зовано в составе специализированных цифровых вычислительных машин (CIIBM) или систем обработки и передачи цифровых данных.
Известно запоминающее устройство с автономным контролем, содержащее два пол пам ти, одно из которых служит дл хранени информации, а в другом расположено содержимое адреса чейки ЗУ, к которой в насто щий момент происходит обращение, а также содержит адресный блок, включающий регистр адреса и дешифратор адресов , выходной -регистри схему сравнени текущего адреса с содержимым, хран щимс в дополнительной части чё$1ки пол пам ти, выбираемой по адресу 1 .
Недостатком этого устройства вл етс отсутствие в его составе . средств контрол информационной части , а также тракта дэиифратора и накопител , что снижает его надежность.
Наиболее близким техническим решением к изобретению, вл е1с запоминающее устройствос автономным : контролем/- содержащее регистр адреса , выход которого через дешифратор
адресов подключен ко входу накопител , соединенного соответствующими выходами со входами регистра, причем люба чейка пам ти нар ду с информационной частью имеет дополнительные разр ды, в которых хран тс контрольные признаки свертки (например , по модулю 2 или 3), относ щиес как к коду числа, так и к коду
10 адреса, по которому выбираетс дан-; на чейка 2.
Недостатком известного устройства вл етс низка разрешающа способ ность автоматического определени
15 места неисправности, что снижает его надежность. .
Целью изобретени вл етс повышение надежности устройства.
Поставленна цель достигаетс
20 тем, что в запоминающее устройство с автономным контролем, содержащее регистр адреса, выходы которого соединены .с первым входом дешифратора адреса и входами первого блока
Claims (2)
1. Патент США 3963908, кл. G06 FH/IO, опублик. 1975.
2. Авторское свидетельство СССР 467409, кл. G 11 С 29/00, 1974
5 ( прототип).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813275294A SU972598A1 (ru) | 1981-04-15 | 1981-04-15 | Запоминающее устройство с автономным контролем |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813275294A SU972598A1 (ru) | 1981-04-15 | 1981-04-15 | Запоминающее устройство с автономным контролем |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU972598A1 true SU972598A1 (ru) | 1982-11-07 |
Family
ID=20953277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU813275294A SU972598A1 (ru) | 1981-04-15 | 1981-04-15 | Запоминающее устройство с автономным контролем |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU972598A1 (ru) |
-
1981
- 1981-04-15 SU SU813275294A patent/SU972598A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010328A (ko) | 패리티 능력을 가진 디스크 배열 제어기 | |
| EP0372841A3 (en) | Arrangement for and method of locating ROM in computer memory space | |
| KR840007190A (ko) | 버퍼기억장치의 단일비트 에러처리 시스템 | |
| KR980700603A (ko) | 복합 피연산자의 비교 연산을 수행하는 마이크로프로세서(microprocessor with compare operation of composite opoerands) | |
| WO1990002374A1 (en) | Failure detection for partial write operations for memories | |
| SU972598A1 (ru) | Запоминающее устройство с автономным контролем | |
| EP0166772B1 (en) | Improvements in or relating to computer systems | |
| SU1073798A1 (ru) | Устройство дл коррекции ошибок в блоках пам ти | |
| IT1165403B (it) | Sistema di elaborazione dei dati perfezionato | |
| SU951393A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU798999A1 (ru) | Запоминающее устройство | |
| GB1167336A (en) | Improvements in or relating to Data Processing Devices | |
| GB1520627A (en) | Microprogrammed controller with fault detection in memory addressing | |
| JPH061445B2 (ja) | マイクロコンピュータにおけるチェックサム回路 | |
| SU1140167A1 (ru) | Запоминающее устройство /его варианты/ | |
| SU780049A1 (ru) | Запоминающее устройство с автономным контролем | |
| SU936033A1 (ru) | Запоминающее устройство с автономным контролем | |
| SU1425689A1 (ru) | Устройство управлени блоками пам ти | |
| SU1765848A2 (ru) | Ассоциативное запоминающее устройство | |
| KR930007043B1 (ko) | 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로 | |
| GB2036392A (en) | Computer system having enhancement circuitry for memory accessing | |
| SU999110A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
| SU452860A1 (ru) | Запоминающее устройство с автономным контролем | |
| SU705901A1 (ru) | Запоминающее устройство | |
| SU771726A1 (ru) | Запоминающее устройство |