SU955029A1 - Логический модуль - Google Patents
Логический модуль Download PDFInfo
- Publication number
- SU955029A1 SU955029A1 SU813237547A SU3237547A SU955029A1 SU 955029 A1 SU955029 A1 SU 955029A1 SU 813237547 A SU813237547 A SU 813237547A SU 3237547 A SU3237547 A SU 3237547A SU 955029 A1 SU955029 A1 SU 955029A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- module
- inputs
- output
- elements
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) ЛОГИЧЕСКИЙ МОДУЛЬ
Изобретение относитс к вычислительной технике и может быть использовано при создании логических устройств , дл реализации в них всех бесповторных функций п ти переменных .
Известен логический модуль дл реализации бесповторных функций п ти переменных, содержащий логические элементы И,НЕ и ИЛИ l .
Недостатками данного модул вл ютс низкое быстродействие и сравнительно высока сложность.
Наиболее близким к предлагаемому вл етс многофункциональный логичес кий модуль, выбранный в качестве прототипа и содержащий восемь элементов НЕ, восемнадцать элементов И-НЕ, три элемента И-ИЛИ-НЕ и реализующий бесповторнЫе функции п ти переменных }
Недостатком известного модул в,л етс низкое быстродействие и больша сложность.
Цель изобретени - упрощение модул , а также увеличение его быстродействи .
Поставленна цель достигаетс тем, что логический модуль, содержащий элементы И-НЕ, содержит также элемент сложени по модулю ива, причем выходы
первого и второго элементов И-НЕ подключены к первому и второму входу третьего элемента И-НЕ соответственно,
с выход которого подклнтчен к первому входу элемента сложени по модулю два, второй вход которого подключен к одному из входов модул , другие входы которого подключены к входам пер4Q вого, второго и третьего элементов И-НЕ соответственно, выход элемента сложени по модулю два вл етс выходом модул .
На чертеже приведена функциональ15 на схема логического модул .
Первый 1, второй 2 и третий 3 входы модул соединены с входами элемента И-НЕ 4, четвертый 5 и п тый 6 входы модул подключены к входам элемен20 та-И-НЕ 7, выходы элемента И-НЕ 4 и элемента Й-НЕ 7 соединены с первыми двум входами элемента И-НЕ 8, третий,, четвертый и п тый входы которого под ключены к шестому 9, седьмому 10 и
25 восьмому 11 входам модул , а выход соединен с первым входом элемента сложени по модулю два 12, второй вход которого подключен к дев тому 13 входу модул , а выход - к выходу
30 14 модул .
Работает логический модуль следующим образом.
На входы модул подаютс переменные и/или их инверсии (при необходимости ) , и значени логических О и 1, а с выхода модул 14 снимаютс все бесповторные функции п ти переменных .
Х1-Х2-ХЗ.Х4-Х5 1 1 XI
4+1
Х1Х2-ХЗХ4+Х5
Х1-Х2.ХЗ+Х4-Х5. XI Х2 ХЗ Х4 Х5
3+2 3+1+1 XI- Х2ХЗ+Х4+Х5 XI Х2 ХЗ XI-Х2+ХЗХ4+Х5 XI Х2 1 2+2+1 2+1+1+1 Х1-Х2+ХЗ+Х4+Х5 XI Х2 1 1+1+1+1+1 Х1+Х2+ХЗ+Х4+Х5 XI 1
Использу какую-либо из этих комбинаций и соответствующий ей тип функций , легко получить комбинации входных сигналов дл любого другого типа бесповторной функции данного вида. Если, например, при подаче на входы логического модул комбинации сигна лов , Х2, ХЗ, Х4, 1, Х5, 1, 1, о на его выходе 14 реализуетс фунК .ЦИЯ f Xl-X2-X3 + Х4 + Х5, то дл реализации функции f XlX4X5 + Х2 + +ХЗ на входы модул необходимо пог дать комбинацию сигналов , Х4, Х5, Х2, 1, Х3,1,1,0. Аналогично, если функци f Х1-Х2ХЗХ4 + Х5 реализуетс модулем при подаче на его входы комбинации K(l,l,XI, 1,Х2, ХЗ, Х4, Х5, , то дл получени на выходе 14 логического модул функции f Х1-Х5-ХЗ Х4 + Х2 необходимо подать на его входы комбинал:,ию сигналов К (1, 1, Х1, 1, Х5, ХЗ, Х4, Х2, X2J. Схема модул достаточно проста.
Логический модуль может быть реализован с испс;льзовап11ом, например,
В таблице приведены комбинации сигналов, подача которых на входы модул обеспечивает формирование на его выходе определенного вида (графа 2) бесповторной функции п ти переменных , а также указаны определённые типы бесповторных функций (графа 3)j которые соответствуют заданным в таблице комбинаци м входных сигна1лов.
3(2 ХЗ Х4 Х5
XI
Х2 ХЗ Х4 Х5
Х5
ис серий 155 и 133. При этом его сложность составит 4 вентил и- врем задержки сигнала 3 ( CL - врем задержи ки на вентиль). Сложность известного модул и врем задержки сигнала в нем,
составл ют соответственно 29 вентилей и бс.
Логический модуль позвол ет получить примерно 7-кратный выигрыш в сложности и 2-кратный выигрып в быстродействии по сравнению с известным.
Claims (2)
- Формула изобретениЛогический модуль, содержащий элементы И-НЕ, отличающийс тем, что, с целью упрощени , модуль содержит элемент сложени по модулю два, причем выходы первого и второго элементов И-НЕ подключены к первому и второму входу третьего элемента И-НЕ соответственно, выход которого подключен к первому входу элемента сложени по модулю ива, второй вход которого подключен к одному Х4 1 Х5 1 ХЗ Х4 1 1 Х5 ХЗ 1 Х4 Х5 Х2 1 ХЗ Х4 Х5из входов модул , другие входы которого подключены к входам первого, второго и третьего элементов И-Н1-: соответственйо, выход элемента сложени по модулю два вл етс выходом модул .Источники информации, прин тые во внимание при экспертизе1, Авторское свидетельство СССР 746500, кл. G Об F 7/00, 1980.
- 2. Авторское свидетельство СССР №746499,кл.С 06 F 7/00, 1980(прототип)г356 Y/и-г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813237547A SU955029A1 (ru) | 1981-01-16 | 1981-01-16 | Логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813237547A SU955029A1 (ru) | 1981-01-16 | 1981-01-16 | Логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU955029A1 true SU955029A1 (ru) | 1982-08-30 |
Family
ID=20939260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813237547A SU955029A1 (ru) | 1981-01-16 | 1981-01-16 | Логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU955029A1 (ru) |
-
1981
- 1981-01-16 SU SU813237547A patent/SU955029A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5650439A (en) | Binary multiplier cell circuit | |
SU955029A1 (ru) | Логический модуль | |
SU945861A1 (ru) | Многофункциональный логический модуль | |
SU962917A1 (ru) | Универсальный логический модуль | |
SU1499487A1 (ru) | Мажоритарный элемент | |
SU980288A1 (ru) | Распределитель импульсов переменной длительности | |
SU1075256A1 (ru) | Многофункциональный логический модуль | |
SU571822A1 (ru) | Устройство дл определени смены кода | |
SU579610A1 (ru) | Многофункциональный логический модуль | |
SU686146A1 (ru) | Многофункциональный логический элемент | |
SU417786A1 (ru) | ||
SU1397898A1 (ru) | Арифметико-логический модуль | |
SU1559413A1 (ru) | Комбинационный преобразователь форм кода | |
SU928635A1 (ru) | Преобразователь кода во временной интервал | |
SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
SU1471309A2 (ru) | Управл емый делитель частоты | |
SU1027834A2 (ru) | Делитель частоты следовани импульсов | |
JPH0142413B2 (ru) | ||
SU741261A1 (ru) | Преобразователь троичного кода 1,0,1 в двоичный код | |
SU1552170A1 (ru) | Мультиплексор | |
SU646443A1 (ru) | Дес тичный счетчик | |
JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
SU618783A1 (ru) | Синхронизатор канала воспроизведени аппарата цифровой магнитной записи | |
SU932479A1 (ru) | Распределитель импульсов | |
SU1325454A1 (ru) | Многоканальное устройство дл сдвига во времени совпадающих импульсов |