SU951321A1 - Retrieval code frequency ranging device - Google Patents
Retrieval code frequency ranging device Download PDFInfo
- Publication number
- SU951321A1 SU951321A1 SU803007694A SU3007694A SU951321A1 SU 951321 A1 SU951321 A1 SU 951321A1 SU 803007694 A SU803007694 A SU 803007694A SU 3007694 A SU3007694 A SU 3007694A SU 951321 A1 SU951321 A1 SU 951321A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- group
- outputs
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано при построении устройств оперативного анализа статистических данных, например, устройств для анализа изображений с целью выделения информативных признаков, устройств для контроля прохождения кодов по цифровым каналам связи и т.п. приложениях.The invention relates to computer technology and can be used in the construction of devices for the operational analysis of statistical data, for example, devices for image analysis in order to highlight informative features, devices for controlling the passage of codes through digital communication channels, etc. applications.
Известно устройство для определения разности двух чисел, содержащее генератор импульсов, выход которого последовательно соединен через логические элементы И и ИЛИ соответственно первые и вторые с входами счетчиков-регистров уменьшаемого и вычитаемого чисел, триггер знака минус и триггер знака плюс, первые входы которых соединены с входом записи, а вторые входа которых соединены с выходами счетчиков-регистров, соответственно уменьшаемого и вычитаемого чисел, первый выход триггера знака минус соединен с входом первого логического элемента И, а вто-25 рой его выход - с первым входом третьего логического элемента И, первый выход триггера знака плюс соединен с вторым входом второго логического элемента И, а второй его вы ход - с первым входом четвертого логического элемента И, вторые входы третьего и четвертого логических эле5 ментов И соединены соответственно с первым и вторым входами третьего логического элемента ИЛИ, выход которого является выходом устройства, и с вторыми входами, соответственно первого и второго логических элементов linnflj .A device for determining the difference of two numbers, containing a pulse generator, the output of which is connected in series through the logical elements AND and OR, respectively, the first and second inputs of the counter-registers of decremented and subtracted numbers, a minus sign trigger and a plus sign trigger, the first inputs of which are connected to the input records, and the second inputs of which are connected to the outputs of the counter-registers, respectively, of the reduced and subtracted numbers, the first output of the minus sign trigger is connected to the input of the first logical element nta And its second output is with the first input of the third logical element And, the first output of the plus sign trigger is connected to the second input of the second logical element And, and its second output is with the first input of the fourth logical element And, the second inputs of the third and the fourth logical elements 5 AND are connected respectively to the first and second inputs of the third logical element OR, the output of which is the output of the device, and to the second inputs, respectively, of the first and second logical elements linnflj.
Недостатками устройства являются большой объем оборудования, узкие функциональные возможности, низкое I с быстродействие.The disadvantages of the device are a large amount of equipment, narrow functionality, low I with speed.
Известно устройство для сравнения двух цифровых кодов, содержащее генератор импульсов, через схему запрета соединенный с входами регистров-счет2Q чиков первого и второго, выходы'каждо го счетчика через элемент И соединены со своим входом элемента ИЛИ,выход которого соединен с вторым входом схемы запрета[2].A device for comparing two digital codes, containing a pulse generator, is connected via an inhibit circuit to the inputs of registers-counters of 2Q chikes of the first and second, the outputs of each counter through an AND element are connected to its input of an OR element, the output of which is connected to the second input of the inhibit circuit [ 2].
Недостатком устройства является низкое быстродействие (производительность) , узкие функциональные возможности .The disadvantage of this device is low speed (performance), narrow functionality.
Известно также устройство для первичной обработки информации, содержало щее блок счета ранжированных частое3 тей, блок памяти и регистрирующий блок - часть устройства, эквивалентную по выполняемым функциям предлагаемому устройству. Эта часть устройства содержит линии задержки, элемент И, Вентили, элементы ИЛИ, счетчики, ге- 5 нератор импульсов, блок памяти, дешиф- . £атор, инвертор, формирователь разреения[3].A device for primary information processing is also known, containing its unit for counting ranked frequencies, a memory unit and a recording unit — a part of the device equivalent in terms of the functions performed to the proposed device. This part of the device contains delay lines, AND element, Gates, OR elements, counters, pulse generator, memory unit, decryption. £ ator, inverter, cutter [3].
' Недостатком известного устройства' является большой объем оборудования, 10 низкое быстродействие и узкие функциональные возможности.'The disadvantage of the known device' is a large amount of equipment, 10 low speed and narrow functionality.
Цель изобретения - упрощение устройства, повышение быстродействия и расширение функциональных возможное- 15 тей за счет ранжирования кодов в порядке возрастания или убывания их частостей в выборке.The purpose of the invention is to simplify the device, improve performance and expand the functional capabilities of 15 models by ranking the codes in ascending or descending order of their frequencies in the sample.
Эта цель достигается тем, что в устройство для ранжирования по час- 20 тости кодов выборки, содержащее генератор имдульсов, дешифратор, группу элементов И, группу элементов ИЛИ и элемент задержки, вход которого подключен к выходу генератора им- __ пульсов, выходы элемента задержки z подключены к первым входам элементов И группы соответственно, введены группа реверсивных счетчиков и шифратор, входы дешифратора являются информационными входами устройст- 30 ва, а выходы.подключены к первым входам элементов ИЛИ группы соответственно, вторые входы которых объединены и соединены с выходом генератора импульсов, вход которого явля- 35 ется управляющим входом устройства, выход каждого элемента ИЛИ группы подключен к входу соответствующего реверсивного счетчика импульсов группы, выход каждого реверсивного до счетчика импульсов группы соединен с вторым входом соответствующего элемента И группы, выходы которых подключены к входам шифратора соответственно, ВЫХОДЫ КОТОРОГО ЯВЛЯЮТСЯ Д5 выходами устройства.This goal is achieved by the fact that in the device for ranking the frequency of the sample codes, which contains the generator of pulses, a decoder, a group of AND elements, a group of OR elements and a delay element, the input of which is connected to the output of the pulse generator __, outputs of the delay element z connected to the first inputs of elements AND groups, respectively, introduced a group of reversible counters and an encoder, the inputs of the decoder are information inputs of the device, and the outputs are connected to the first inputs of elements OR groups, respectively, the second input which are combined and connected to the output of the pulse generator, the input of which is the control input of the device, the output of each element of the OR group is connected to the input of the corresponding reversible pulse counter of the group, the output of each reverse to the pulse counter of the group is connected to the second input of the corresponding element of the And group, outputs which are connected to the inputs of the encoder, respectively, the outputs of which are D5 device outputs.
На чертеже приведена структурная схема устройства. Схема включает входы 1 устройства, дешифратор 2, генератор 3 импульсов, группу элементов ИЛИ 4, группу реверсивных счетчи- 30 ков 5 импульсов, группу элементов И б, шифратор 7, выходы 8 устройства, элемента 9 задержки, управляющий вход 10.The drawing shows a structural diagram of the device. The circuit includes inputs of a device 1, a decoder 2, a generator of 3 pulses, a group of elements OR 4, a group of reversible counters 30 pulses, a group of elements I b, an encoder 7, outputs 8 of the device, element 9 of the delay, control input 10.
Работу устройства рассмотрим‘на 55 примере использования его в системе автоматического анализа изобретений для ранжирования анализируемых признаков (кодов) по их информативности (в смысле последующего распознана- 60 ния). При этом, информативные коды (признаки) имеют минимальную частость в выборке. При подготовке устройства к работе обнуляются счетчики 5 . 65We will consider the operation of the device using a 55 example of its use in the system of automatic analysis of inventions for ranking the analyzed features (codes) according to their information content (in the sense of subsequent recognition). At the same time, informative codes (features) have a minimum sampling frequency. When preparing the device for operation, the counters 5 are reset. 65
Устройство работает следующим образом.The device operates as follows.
Коды выборки последовательно(один за другим/ подаются на информационные входы 1 устройства. Поступление очередного кода на эти входы устройства вызывает появление импульса на одном из выходов дешифратора 2, поступающего через соответствующий элемент ИЛИ 4, например i -й на 1 —й счетчик 5. По окончании выборки подается управляющий сигнал на шину реверса счетчиков всех каналов (на чертеже не показаны), при этом счетчики становятся вычитающими. Затем подается управляющий сигнал на вход 10, при этом запускается генератор 3 импульсов. Импульсы с его выхода, проходя через элементы ИЛИ 4, поступают на выходы счетчиков 5, уменьшая накопленную в них частость кодов выборки, и на вход элемента 9 задержки. На 4 -м выходе блока задержек 4 =1,И появляется импульсный сигнал с задержкой на времяд-Т)нс<ти Ти - пауза между импульсами, Т ?/Th ~ длительность импульса генератора 3. Этот импульс является управляющим для 4 -го элемента И б. При наличии нулевого кода в 4-м счетчике 5 сигнал через открытый Ί*-й элемент Иб поступает на соответствующий вход шифратора 7 и номер i в виде параллельного кода появляется на информационных выходах 8 устройства. Если накопленные' коды частостей 4-го и j -го каналов равны Ϊ, j -Ι^π , то через промежуток времени (j-i)T на выходах 8 устройства появляется код j-го канала.The sample codes are sequentially (one after the other / fed to the information inputs of the device 1. The arrival of the next code to these inputs of the device causes the appearance of a pulse at one of the outputs of the decoder 2 coming through the corresponding element OR 4, for example, the i-th to the 1st counter 5. At the end of the sampling, a control signal is sent to the reverse bus of the counters of all channels (not shown in the drawing), while the counters become subtracting, then a control signal is fed to input 10, and the pulse generator 3 is started. about the output, passing through the OR elements 4, they go to the outputs of the counters 5, reducing the frequency of sample codes accumulated in them, and to the input of the delay element 9. At the 4th output of the delay block 4 = 1, And a pulse signal appears with a delay of time T) ns <t and T u is the pause between pulses, T? / T h is the pulse duration of the generator 3. This pulse is the control for the 4th element And b. If there is a zero code in the 4th counter 5, the signal through the open Ί * -th element Ib goes to the corresponding input of the encoder 7 and the number i in the form of a parallel code appears on the information outputs 8 of the device. If the accumulated 'frequency codes of the 4th and jth channels are equal to Ϊ, j -Ι ^ π, then after a period of time (ji) T, the j-th channel code appears at the outputs 8 of the device.
При одинаковой частости коды могут выдаваться как в порядке возрастания , так и в порядке убывания их величин согласно совпадению или несовпадению порядков номеров каналов и выходов элемента 9 задержек. Возможность реверсирования счета расширяет функциональные возможности устройства, поскольку позволяет ранжировать коды также в порядке убывания их частостей в выборке.At the same frequency, codes can be issued both in increasing order and in decreasing order of their values according to the coincidence or mismatch of the order of channel numbers and outputs of delay element 9. The ability to reverse the account extends the functionality of the device, because it allows you to rank codes also in descending order of their frequencies in the sample.
Использование устройства позволяет сократить объем оборудования, повысить быстродействие (производительность), расширить функциональные возможности .Using the device allows you to reduce the amount of equipment, increase speed (productivity), expand functionality.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803007694A SU951321A1 (en) | 1980-11-24 | 1980-11-24 | Retrieval code frequency ranging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803007694A SU951321A1 (en) | 1980-11-24 | 1980-11-24 | Retrieval code frequency ranging device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU951321A1 true SU951321A1 (en) | 1982-08-15 |
Family
ID=20927342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803007694A SU951321A1 (en) | 1980-11-24 | 1980-11-24 | Retrieval code frequency ranging device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU951321A1 (en) |
-
1980
- 1980-11-24 SU SU803007694A patent/SU951321A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU951321A1 (en) | Retrieval code frequency ranging device | |
SU1043666A2 (en) | Access code frequency ranging device | |
RU1837288C (en) | Device for dynamic priority | |
SU1188696A1 (en) | Digital meter of time interval ratio | |
RU2047272C1 (en) | Reversible binary counter | |
SU896781A1 (en) | Synchronization device | |
SU1444738A1 (en) | Timer | |
SU1126949A1 (en) | Device for searching data | |
SU1695302A1 (en) | Device for distribution of requests among processors | |
SU1310822A1 (en) | Device for determining the most significant digit position | |
SU621120A1 (en) | Arrangement for registering telephone talk duration and cost | |
SU1709310A1 (en) | Frequency multiplier | |
SU999042A1 (en) | Device for comparing numbers with tolerance | |
SU1406511A1 (en) | Digital phase-meter | |
SU1163334A1 (en) | Device for calculating ratio of time intervals | |
RU1795458C (en) | Device for sequential extraction of ones from binary code | |
SU1092487A1 (en) | Versions of information input device | |
SU1399731A1 (en) | Square rooting device | |
SU1730643A1 (en) | Device for simulation of queueing systems | |
SU1300459A1 (en) | Device for sorting numbers | |
SU995087A2 (en) | Data search device | |
SU690435A1 (en) | Period measuring arrangement | |
SU1365084A1 (en) | Priority device | |
SU1689950A1 (en) | Multichannel scheduler | |
SU1725394A1 (en) | Counting device |