Claims (2)
Известное устройство не имеет 30 ограничений по диапазону измерений {в пределах возможностей примененно элементной базы), однако наличие в нем элемента задержки, значение задержки которого tj должно быть боль ше значени максимального диапазона времени переключени электронного устройства, ограничивает точность, устройства, так как период следовани импульсов кольцевого генератора определ етс (без учета фронтов элементов схемы) формулой Т f + ТА (К + 1), где Тф п. э часть времени фронта выходного напр жени испытуе мого электронного устройства. Кроме того, известное устройство вл етс сложным дл реализации из-за большого числа элементов, Цель изобретени - увеличение точности измерени при одновременно упрощении устройства. Поставленна цель достигаетс тем, что в измеритель динамических параметров электронных устройств, с держащий блок раст жки, соединенный выходом с первым входом первого компаратора , соединенного вторым входом с первым входом измерител , формиро ватель испытательных сигналов, соед ненный выходом с выходом измерител и через испытуемое электронное устройство - с первым входом второго компаратора, соединенного вторым вхо дом с выходом источника опорных напр жений , введены элемент неравнозначности и RS -триггер, соединенный S-входом с выходом первого компаратора , R-входом - с выходомвторого компаратора, выходом - со входом бл ка раст жки и с первым входом элемента неравнозначности, второй вход которого соединен со вторым входом измерител , а выход - со входом фор мировател испЕлтательных сигналов. На фиг,1 представлена структурна схема;на фиг.2 - временные диаграммы работы блоков измерител . Измеритель (фиг.1) содержит блок раст жки 1, первый компаратор 2, триггер 3, элемент неравнозначности 4, формирователь 5 испытательного сигнала, испытуемое электронное устройство б, второй компаратор 7 и источник опорных напр жений 8, пер вый 9 и второй 10 входа. Блок раст жки 1 при поступлении на его вход положительного импульса с выхода триггера 3 формирует пило образное напр жение (на фиг.2 положительной крутизны) с определенной скоростью нарастани , в отсутствие этого импульса - пилообразное напр жение противоположной крутизны со скоростью спада в К раз меньшей (в прототипе устройство раст жки соста л ют формирователь одинаковых по амплитуде разнопол рных импульсов, вход щий в состав блока сравнени , переключаемый двум диодами резистивный делитель и изодромное звено). Элемент неравнозначности 4 выполн ет логическую функцию i(-cito 5b , где о и oi - логический сигнал на информационном входе от триггера 3 и его инверси , а Ъ и Ъ - логический сигнал управлени со входа 9 и его инверси , причем при Ъ 1 происходит измерение времени положительного (переднего) фронта выходного .импульса испытуемого электронного устройства, а при fo О - измерение времени отрицательного (заднего ) фронта. На фиг.2 изображены диаграмма выходных напр жений блоков 1-7. Переход выходньлх напр жений блоков в область положительных значений обозначаетс индексом 01, а обратный переход - 10. Устройство работает следующим образом. В момент времени t, когда выходные напр жени всех блоков ранны нулю, создаютс услови дл переключени компаратора 2 в единичное состо ние , что происходит с задержкой Тф в момент времени ti2. Вследствие этого происходит переброс триггера 3 в единичное состо ние с задержкой и далее с задержкой выходе блока 4 формируетс положительный фронт испытательного сигнала, а на выходе блока 1 раст жки формируетс пилообразное напр жение положительной крутизны; при достижении этим напр жением нулевого значени компаратор 2 переключаетс в первоначальное нулевое состо ние. С момента tф образовани испытательного сигнала напр жение U на выходе испытуемого устройства начинает увеличиватьс и в момент tj оно сравниваетс с опорным напр жением Ugn-f; поступающим из источника опорных напр жений 8. Происходит срабатывание компаратора 7 (с задержкой Тф), вследствие чего триггер 3, а затем формирователь 5 испытательного сигнала и испытуемое электронное устройство 6 возвращаютс в первоначальное нулевое состо ние, а с момента t обратного срабатывани триггера 3 блок раст жки 1 формирует пилообразное напр жение, спгщающее в К раз медленнее , чем возрастало напр жение положительной крутизны. При достижении выходным напр жением U-, нулевого значени снова срабатывает компаратор 2 и процесс образовани очередного колебани схемы повтор етс . Учитыва , что отрезок времени 11, - t у формировани напр жени с положительной крутизной в к раз меньше отрезка времени t-, t, г«эжно записать соотношение дл периода Т повторени импульсной последовательности на выходе измерител : v- -«VT-.T5;Uon..,o;,,,o), Во втором такте происходит операци измерени Тг при Uonl т,чк,4С-;;..т;;.т;°.(.. в третьем такте измерени происходит обработка полученной информации: vT,(-) Uoni Uont ФЬ где врем перехода вьоходного напр жени U испытуемого электронного устройства б от максимального отрицательного значени (на фиг. 2 от нулевого значени ) до значени U В соотношени х (1) и (2) вместо времени Т элемента задержки прототипа , значение которого должно быть больше значени наибольшего диапазона измерени времени фронта испытуемого электронного устройства содержатс два слагаемых Тф и Тф задержки переключени триггера 3 и элемента неравнозначности 4, которы очевидно, определ ютс лишь элемент ной базой микросхем, примен емых дл реализации измерител , и не св заны с максимальным диапазоном изме рени , т.е. легко может быть выполнено условие (Тфз+ТФ4) «ьэ, . А в это случае автоматически увеличиваетс и разрешающа способность измерител , и его точность вследствие значи тельного увеличени доли полезного сигнала Тф в периоде его выходного напр жени Т, Т. Исключение из схемы управл емого элемента задержки, операционного усилител , двух переключателей и масштабирующих звеньев операционного усилител и второго компаратор а также исключение св зей со вхсиа изодромного звена устройства раст жки (что позвол ет примен ть более простое устройство раст жки) при дополнительном включении в схему измерител R5-триггера и схемы неравнозначности (вариа-нт ее исполнени на элементах И-ИЛИ-НЕ приведен на фиг. 16) упрощает схему измерител в целом. Таким образом, описанный измеритель обладает по сравнению с известным большей точностью при одновременном упрощении схемы. Формула изобретени Измеритель динамических параметров электронных устройств, содержа11(ий блок раст жки, соединенный выходом с первым входом первого компаратора, соединенного вторым входом с первым входом измерител , формирователь испытательных сигналов, соединенный выходом с выходом измерител и через испытуемое электронное устройство с первым входом второго компаратора, соединенного вторым входом с выходом источника опорных напр жений, о т-, личающийс тем, что, с целью повышени точности измерени и упрощени измерител , в него введены элемент неравнозначности и RS-триггер, соединенный S -входом с выходом первого компаратора, R-входом - с выходом второго KOMnapafopa, выходом - со входом блока раст жки и с первым входом элемента неравнозначности , второй вход которого соединен со вторым вхсдом измерител , а выход - со входом формировател испытательных сигналов. Источники информации, прин тые во внимание при экспертизе. 1.Авторскоесвидетельство CCQP № 432431, кл. G01 R 31/28, 1975. The known device does not have 30 limitations on the measurement range {within the limits of the capabilities of the applied element base), but the presence of a delay element in it, whose delay value tj must be greater than the maximum switching time range of the electronic device, limits the accuracy of the device, since the following period pulses of the ring generator are determined (without taking into account the fronts of the circuit elements) by the formula T f + TA (K + 1), where Tf is the fraction of the time of the front of the output voltage of the test electronic device oystva In addition, the known device is difficult to implement due to the large number of elements. The purpose of the invention is to increase the measurement accuracy while simultaneously simplifying the device. The goal is achieved by the fact that in the dynamic parameters meter of electronic devices, with a holding stretcher unit, connected to the first input of the first comparator, connected to the first input of the meter by the second input, a test signal generator connected to the output of the meter and through the tested electronic device - with the first input of the second comparator, connected by the second input with the output of the source of reference voltages, an element of inequality is introduced and an RS-trigger, connected by an S input to you Odom first comparator, R-input - with vyhodomvtorogo comparator output - to the input of Single plaque and stretching nonequivalence with the first input element, a second input coupled to the second input meter, and the output - to the input of odds tors, ispEltatelnyh signals. Fig, 1 presents a structural diagram; Fig. 2 shows timing diagrams of meter blocks. The meter (Fig. 1) contains a stretching unit 1, the first comparator 2, the trigger 3, the inequality element 4, the test signal generator 5, the tested electronic device b, the second comparator 7 and the source of the reference voltages 8, the first 9 and the second 10 inputs . The stretcher unit 1, when a positive pulse arrives at its input from the output of trigger 3, forms a saw-shaped voltage (in Fig. 2, a positive slope) with a certain growth rate, in the absence of this pulse — a sawtooth voltage of opposite slope with a decay rate K times smaller (in the prototype, the stretcher device consists of a shaper of the same amplitude of different-polarity pulses, which is part of the comparator unit, a resistive divider switched by two diodes and an isodromic link). The inequality element 4 performs a logical function i (-cito 5b, where o and oi is the logical signal at the information input from trigger 3 and its inversion, and b and b are the logical control signal from input 9 and its inversion, and with b 1, measurement of the time of the positive (leading) front of the output impulse of the electronic device under test, and for fo O the measurement of the time of the negative (falling) front. Figure 2 shows the diagram of the output voltages of blocks 1-7. The transition of the output voltages of the blocks to positive values about The index starts at 01, and the reverse transition at 10. The device operates as follows: At time t, when the output voltages of all blocks are zero, conditions are created for switching comparator 2 to a single state, which occurs with a delay Tf at time ti2. As a result, the flip-flop 3 is shifted to the unit state with a delay and then with a delay of the output of the block 4, a positive edge of the test signal is formed, and at the output of the stretch block 1 a sawtooth voltage of positive slope is formed; when this voltage reaches zero, comparator 2 switches to the original zero state. From the moment tf of the formation of the test signal, the voltage U at the output of the device under test begins to increase and at the time tj it is compared with the reference voltage Ugn-f; arriving from the source of the reference voltage 8. The comparator 7 is triggered (with a delay Tf), as a result the trigger 3, and then the test signal generator 5 and the electronic device 6 under test return to the initial zero state, and since the moment t of the reverse triggering of the trigger 3 the block stretch 1 forms a sawtooth voltage, which is K times slower than the positive slope voltage increases. When the output voltage reaches the U-, zero value, the comparator 2 is triggered again and the process of formation of the next oscillation of the circuit is repeated. Taking into account that the time interval 11, - t in the formation of a voltage with a positive steepness is K times less than the time interval t-, t, d ", it is necessary to write the ratio for the period T of the pulse sequence at the output of the meter: v- -" VT-.T5 ; Uon .., o; ,,, o); In the second cycle, the measurement operation of Tg takes place at Uonl t, chk, 4C - ;; .. t ;;. T; °. (.. in the third measurement cycle, the processing is performed Information: vT, (-) Uoni Uont ФЬ where the transition time of the input voltage U of the tested electronic device b from the maximum negative value (in Fig. 2 from zero to the value of U In relations (1) and (2) instead of the time T of the prototype delay element, whose value must be greater than the value of the largest measurement range of the front of the tested electronic device, there are two terms Tf and Tf of the switching delay of the trigger 3 and the unequal element 4, which are obviously determined only by the element base of the microcircuits used to implement the meter, and are not related to the maximum measurement range, i.e. the condition (Tfs + TF4) “e, can be easily satisfied. And in this case, both the resolution of the meter and its accuracy are automatically increased due to a significant increase in the fraction of the useful signal Tf in the period of its output voltage T, T. Exclusion from the circuit of a controlled delay element, an operational amplifier, two switches and scaling links of the operational amplifier and the second comparator, as well as the elimination of connections from the entry of the isodromic link of the stretching device (which makes it possible to use a simpler stretching device) with the additional inclusion in the scheme The R5 flip-flop meter and the ambiguity scheme (the variation of its execution on the AND-OR-NOT elements is shown in FIG. 16) simplifies the circuit of the meter as a whole. Thus, the described meter has, in comparison with the known, greater accuracy while simplifying the circuit. The invention of the Dynamic Parameters Meter of Electronic Devices, containing 11 (st stretcher unit connected to the first input of the first comparator connected to the first input of the meter by the second input, test signal generator connected to the output of the meter and through the tested electronic device to the first input of the second comparator connected by a second input to the output of a source of reference voltages, t, which differs from the fact that, in order to increase the measurement accuracy and simplify the meter, it is the inequality element and the RS trigger are connected by the S input to the output of the first comparator, the R input to the second KOMnapafopa output, the output to the input of the stretcher unit and to the first input of the inequality element whose second input is connected to the second input meter, and exit - with the input of the test response driver. Sources of information taken into account during the examination 1. CCQP authorization certificate No. 432431, class G01 R 31/28, 1975.
2.Авторскоесвидетельство 606145, кл. G01 R 31/28, 1978 (прототип).2. Authorship certificate 606145, cl. G01 R 31/28, 1978 (prototype).