Устройство относитс к цифровой электроизмерительной технике и может быть применено в цифровых измерител1 ных приборах, устройствах автоматики и вычислительной техники. Известен аналого-цифровой преобраэователь , содержащий два аналоговых запоминающих устройства, блок управл емы резисторов, два аналого-цифровых преобразовател , устройство управлени , масшта&1ое устройство и сумматор Cll Этот преобразователь позвол ет проиэ вести коррекцию погрешностей, зависимых от конечности входного сопротивлени устройства, однако не позвол ет производить коррекцию нестабильности параметров аналого-цифрового преобразовател и, таким образом, имеет небольшую точность. Известен также аналого-цифровой пре .образователь (АЦП), содержащий аналоговый запоминающий блок, подключенный выходом к первому входу блока сравнени , второй вход которого соединен с вы ХОДОМ цифро-аналоглвого преобразовател (ЦАП), блок управлени блок коррекции, ключи, два aneMeifra ИЛИ, блок установки кода нул , подключенный выходом к входам блока управлени , блок регулирующих резисторов, два элемента НЕ, п ть элементов И, генератор тактовых импульсов, аналоговый мультиплексор, реверсивный счетчик, счетчик, триггер коррекции, соединенный выходам с входами первых элементов НЕ, И и реверсивного счетчика 2 . Основным элементом, определ ющим характеристики аналого-цифрового преобразовател , есть блок сравнени . Точность преобразовани в аналого-цифровом преобразователе обычно достигаетс путем увеличени разр дности цифро-аналогового преобразовател , т.е. увеличением числа высокочастотных резисторов, требующих специальной юстировки и ключей. При этом увеличиваетс число элементов и, соответственно, разбцос их параметров , повышаютс требовани к разрешающей способности блока сравнени , котора принципиально ограничена. Увеличение разр дности цифро-аналогового преобразовател вьпие определ емых пределов и приводит к нестабильности характеристики аналого-цифрового преобразовател и снижению точности преобразовани , напр жени сигнала в цифровой код. Цель изобретени - повышение томности преобразовани напр жени в код. При этом аналого-цифровым преобразова телем, содержащим ц -разр дный цифроаналоговый преобразователь, обеспечиваетс точность, обыкновенно достигаема пр1 1менением 2 -разр дного цифро;аналогового преобразовател . Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь, содержащий аналоговый гзЕШОМИнакщий блок, первый вход которого соединен с первым выходом блока управлени , труппа управл к цих выходов которого подключена к цифровым входам цифроаналогового преобразовател , аналогх)вый вых которого соединен с первым входом блока сравнени , подключенного выходом к входу блока управлени , дополнительно введены ключ, аналоговый вычитатель, усилитель, второй аналоговый запомИнающий блок, два оперативных зеаюминаю ,щих блока и сумматор, при этом второй вход первого аналогового запоминающег блока соединен с входной шиной, а выхо соединен с первым входом аналогового. вычитател и первым входом клвэча, вто рой и третий входы которого соединены соответственно с выходом второго анало гового запоминающего блока и вторым выходом блока управлени , причем выхо ключа соединен с вторым входом блока сравнени , первый вход которого соединен с вторым входо1у1 аналогового вычи-т тател , выход которого соединен -с входом усилител , выходкоторого подклюпче к первому входу второго аналогового за поминающего блока, второй вход которо го соединен с третьим выходом блока управлени , группа информационных выходов которого соединена с группами ин формационных входов первого и второго оперативных запоминающих блоков, вход записи которых, соответственно, подклю чены к- четвертому и п тому выходам блока управлени , шестой выход которог соединен с третьим входом сумматора, перва и втора группа входов которого соединены соответственно с группой вы ходов первого и второго оперативных запоминающих блоков, а выход подключен к выходной щине. На чертеже показана структурна схема предлагаемого преобразовател . Устройство содержит первый аналоговый запоминающий блок 1, ключ 2, блок 3 сравнени , цифроаналоговый преобразователь 4, блок 5 управлени , первый оперативный запоминающий блок 6, сумматор 7, второй оперативный запоминающий блок 8, аналоговы-й вычитатель 9, усилитель 10 и второй аналоговый запоминающий блок. Аналого-цифровой преобразователь работает следующим образом. Цикл аналого-цифрового преобразовани состоит из двух этапов, и .начинаетс с приходом тактового импульса от блока 5 управлени на первый аналоговый запоминающий блок 1, при этом он-устанавливаетс в режим запоминани мгновенного значени входного сигнала, который длитс на прот жении первого такта, остальное врем айалоговь1й запоминающий блок 1 находитс в режиме хранени . Выборка сигнала с аналогового запоминающего блока 1. через замкнутый ключ 2 подаетс на блок 3 сравнени , и с второго такта начинаетс процесс поразр дного уравновещивани . Через п тактов Поразр дного уравновещивани (о определ етс числом разр дов цифроаналогсивого преобразовател ) результат пораз- , р дного уравновешивани с блока 5 управлени переписываетс по сигналу с блока 5 управлени в первый оперативный запоминающий блок 6. Результат уравновещивани с аналогового выхода цифроаналогового преобразовател 4 подаетс на второй вход аналогового вычитател 9, на первый вход которого посто нно подаетс сигнал с первого аналогового запоминакщего блока 1. Результат разности напр жений усиливаетс усилителем Ю скоэффициентом усилени 2 и подаетс на второй аналоговый запоминающий блок 11, на этом заканчиваетс первый этап преобразовани . На первом такте второго этапа преобразовани усиленна в 2 раза разр дность выходных напр жений первого аналогового запоминающего блока 1 и цифроаналогового преобразовател 4 по сигналу с блока 5 управлени запоминаетс вторым аналоговым запоминающим блоком 11. На втором такте второго этапа преобразовани по сигналу с блока 5 управлени ключ 2 отключает первый аналоговый запоминающий блок 1 от бт1 ка 3 сравнени .и подключает к нему второй аналоговый запоминакадий блок 1 Усиленна в 2 раза разр дность напр жений преобразуетс по алгоритму пораз р дного уравновешивани в цифровой код. Через г тактов неразр дного уравновеши вани результат записываетс по сигналу с блока 5 управлени во второй оператив ный запоминающий блок 8. На этом заканчиваетс второй этап преобразовани . Результаты поразр дного уравновешивани первого и второго этапов цикла преобразовани , записанные в первом и втором оперативных запоминакших блоках 6 и 8 , по сигналу с блока 5 управлени сум отруютс сумматором 7. Результат на выходе сумматора 7 вл етс результатом аналого-цифрового преобразовани . На этом цикл преобразовани заканчиваетд , и следующий цикл повтор етс в такой же последовательности. По сравнению с известным устройством предлагаемый аналого-цифровой преобразователь позвол ет получить более . точное представление значени аналоговр го сигнала в цифровом коде без увеличени разр дности ЦАП и разрешающей способности блока управлени . Применение 11АП, обладающего повышенной точностью представлени кода, целесообразно при формировании массивов данных дл расчета на ЭВМ характе ристики случайных процессов, так как он позвол ет повысить точность вычислени избежать ошибочных результатов и, таКИМ образом, привести к экономии средс Использование предлагаемого изобретени целесообразно при построении высокочастотных аналого-цифровых преобразователей , позвол ющих работать с сигналами в широкой полосе частот, например , при построении автоматического устройства ввода аналоговых сигналов в ЭВМ. Формула изобретени Аналого-цифровой преобразователь, содержащий аналоговый запоминающий блок, первый вход которого соединен с первым выходом блока управлени , группа управл ющих выходов которого подключена к цифровым входам 11ифроаналогов1 го преобразовател , аналоговый выход которого соединен с первым входом блока сравнени , подключенного выходом к входу блока управлени , отличающийс тем, что, с целью повышени точности преобразовани , в него дополнительно введены ключ, аналоговый вычитатель , усилитель, два оперативных запоминающих блока, сумматор и второй аналоговый запоминакадий блок, при этом второй вход первого аналогового запоминаюцего блока соединен с входной шиной, а выход соединен с первым входом аналогового вьгчитател и первым входом ключа, второй и третий входы которого соединены соответственно с выходом второго аналогового запоминающего блока к вторым выходом блока управлени , причем выход ключа соединен с Вторым входом блока сравнени , первый вход которого соединен с вторым входом аналогового вычитател , выход которого соединен с входом усилител , выход которого подключен к первому входу второго аналснговогч запоминакщего блока, второй вход которого соединен с третьимвыходом блока управлени , группа информационных выходов которого соединена с группами информационных входов первого и второго оперативных запоминак дих блоков, входы записи которых , соответственно, подключены к четвертому и п тому .выходам блока управлени , шестой выход которого соединен с третьим входом сумматора, перва и втора группа входов которого соединены соответственно с группой выходов первого и второго оперативных запоминающих блоков, а выход подклю- чен к выходной шине. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 356776, кл. Н ОЗ К 13/О2, 1974.