к ухудшению точностных и пороговых свойств известного измерител . Цепь изобретени - повышениеточности измерени измен ющейс во времени з-адержки. Дл достижени указанной цели в .цифровой измеритель задержки, содержащий два форг-гаровател нуль -пересечений , шлходы которых подключены к установочным входам триггера, сии«ронизатор и последовательно включенные первый ключ, счетчик, третий ключ и элемент ИЛИ, выход элемента ИЛИ подключен к установочному входу счетчика, пр мой и инверсный выходы триггера подключены соответственно к второму входу третьего ключа и первому входу первого ключа, к выходу третьего ключа подключены объединенные своими входами две цепочки , кажда из которых состоит из последовательно соединенных первого посто нного запоминающего устройства , накапливающего сумматора и второго ключа, выходы вторых ключей через делитель подключены к последовательно соединенным второму посто нному запоминающему устройству и ин дикатору, при этом первый, второй и третий выходы синхронизатора подключены соответственно к второму входу первого ключа, объединенным установочным входам накапливающих сумматоров и объединенным вторым вхо дам вторых ключей, введены две цепочки , состо щие из последовательНо соединенных смесител и узкополо ного фильтра, выходы которых подключены к входам формирователей нульпересечений , последовательно соединенные делитель импульсов и второй триггер, вход делител импульсов под ключен к соответствзЮщему выходу син хронизатора, две цепочкиj состо щие из последовательно соединенных четвертого ключа и распределител г к соответствующим выходам которого по ключены входа двух буферных регистров , управл ющие входы четвертых ключей объединены и подключены к вы ходу делител импульсов, адресные входы распределителей объединены и подключены к выходу второго триггер информационные входы четвертых ключей объединены с информационными входами вторых ключей, последовател но соединенные формирователь сигнала ошибки , двухчастотный синтезато и второй индикатор, соответствующие четыре входа1 формировгцгел сигнала сшибки подключены к выходам буферны регистров, аналоговые выходы двухча тотного синтезатораподключены к ге теродинным входам соответствующих с сителей, сигнальные входы которых л ютс cигнaльны в входами цифровог измерител задержки. Кроме того, формирователь сигнаа схиибки содержит две цепочки, состо щие из первого сумматора и первого умножител , выходы цепочек через второй cy Ф1aтpp подключены к последовательно соединенным второму делителю и второму умножителю, выход которого вл етс выходом формировател сигнала ошибки, к второму входу второго умножител подключен выход элемента пам ти, два первых и два вторых квадратора, выходы которых через блок сложени подключены к второму входу второго делител , входы вторых Квадраторов соединены с выходами первых сумматоров, вход каждого первого квадратора объединен с вторыми входами соответствующих первого сумматора и первого умножител , при этом информационными входами формировател сигнала ошибки вл ютс первые входы первых сумматоров и входы первых квадраторов. Причем двухчастотный синтезатор содержит Два yпpaвл e лыx кодом гетеродина , к синхронизирующим входам которого подключены соответствующие выходы задающего генератора, к управл ющему входу первого управл емого кодом гетеродина подключен выход второго элемента пам ти, а также последовательно соединенные второй элемент ИЛИ и второй Накапливающий сумматор , первый вход второго элемента ИЛИ вл етс сигнальным, а второй вход - установочным входом двухчастотного синтезатора, второго накапливающего cyMr-iaxopa подключен к управл юще1 1у входу второго управл емого кодом гетеродина и вл етс информационным выходом двухчастотного синтезатора, выходы управ нег ых кодом гетеродинов вл ютс аналогоВЫГ/1И выходами двухчастотного синтезатора . На фиг.1 изображена электрическа структурна схема цифрового измерител задержки; на фиг.2 - электрическа структурна схема блока формировани сигнала ошибки; на фиг.З - то же, двухчастотного синтезатора. Цифровой измеритель задержки содержит два фop 4иpoвaтeл 1-1-1-2, триггер 2, первый ключ 3, счетчик 4, синхронизатор 5, два первых ПЗУ-посто нных запоминающих устройства 6-1 - 6-2, два накапливающих сумматора 7-1 - 7-2, два вторых ключа 8-1 8-2 , третий ключ 9, делитель 10, второе посто нное запоминающее устройство 11, индикатор 12, элемент ИЛИ 13, входы 14 И 15 вл ютс сигнальными входами измерител , два смесител 16-1-16-2, два узкополосных фильтра 17-1-17-2, делитель 18 импульссв, второй триггер 19, два четвертых ключа 20-1 - 20-2, два распределител 21-1 - 21-2, четыре буферных регистра 22-1 - 22-4, формирователь 23 сигнала ошибки, двухчастотный синтезатор 24 и второй индикатор 25. Входы 26 и 27 смесите лей Гб вл ютс сигнальными входами цифрового измерител задержки, входы 28, 29, 30 и 31 вл ютс информа ционными входами формировател 23 сигнала ошибки, выход 32 формироват л сигнала ошибки подключен к сигнальному . входу 33 двухчастотного си тезатора, аналоговые выходы 34 и 35 двухчастотного синтезатора подключе ны к гетеродинным входам смесителей 16, на установочный вход 36 двухчас тотного синтезатора подаютс управл щие сигналы от внвинего устройства управлени , с выхода 37 двухчастотногЪ синтезатора на второй индикато 25 подаютс оценки скорости изменени задержки. Формирователь 23 сигнала ошибки {фиг.2) содержит два первых суммато ра 38-2-:-38-2, два первых умножител 39-lf39-2, второй сумматор 40, два первых квадратора 41-1-;-41-2, два вт рых квадратора 42-lf42-2, второй де литель 43, блок 44 сложени , элемент 45 .пам ти и второй умножитель Двухчастотный синтезатор 24 (фиг содержит два управл емых кодом гете родина 47, второй элемент 48 пам ти , задающий генератор 49, второй накапливающий -сумматор 50 и второй делитель 51. Предлагаемый цифровой измеритель задержки работает.следующим образом . Информационные узкополосные сигналы n(t) и U() (снимаемые, на .пример, с антенны длиннобазового интерферометра), взаимную задержку между которыми необходимо измерить, подаютс на сигнальные входы 26 и 27 двух смесителей 16-lfl6-2. В смесител х сигнсшы гетеродинируютс гармо ническими сигналами с частотами f и ffj, поступающими с ангшоговых выходо двухчастотного синтезатора 24, после чего подвергаютс узкополосной фильтрации в полосе f6{f(j-F, fo+F) с помощью фильтров 17-1-17-2. Частота f. двухчастотного синтезатора неизменна и выбираетс таким образом, чтобы после гетеродинировани спектр преобразованного сигнала tJ-iCt) расположилс в полосе прозрачности Узко полосного фильтра. Частота f(j гетеродинирующеГо сигнгша, вырабатываемого двухчастотным синтезатором 24 и подаваемого на второй из смесителей , отличаетс от частоты ± на величину дифференциального допплеровского сдвига д. Информаци об дfд в начале этапа измерений заводит с через вход 36 в двухчастотный синтезатор от внешней системл (целе- указани ) , в процессе работы предлагаемого цифрового измерител задерж ки величина Afд уточн етс . В установившемс режиме вухчастотный синТезатор 24 отслеживает величину дифференциального допплеровско го сдвига . Путем преобразовани в смесителе колебани (t) в информационном сигнале устран ютс составл ющие , обусловленные угловым движением источника излучени . Преобразованные сигналы U(t) Ui(t) с выходов узкополосных фильтров 17-1-17-2 поступают далее на сигнальные входы 14 и 15 измерител . В момент начала измерительного интервала синхронизатор 5 нарабатывает одиночный импульс, обнул ющий содержимое накапливающих суладаторов 7. Одновременно на первый ключ 3 и |Делитель 18 импульсов начинает посту|пать поток счетных импульсов. Сигналы tJ(t) и Uij(t), взаимную задержку между котогжлми необходимо . измерить, чере.з входы 14 и 15 подаютс в формирователи 1-1-1-2. Фронты пр моугольных напр жений, сформированных из входных сигналов, опрокидывают триггер 2. На пр мом выходе триггера 2 формируютс импульсы положительной пол рности, длительность которлх равна временному рассто нию между соседними (последующими ) нуль-пересечени ми узкополосных сигналов. Эти импульсы, поступа на вход первого ключа 3, разрешают прохождение счетных импульсов (импульсов высокочастотного заполнени ), выpaбaтывae ыx синхронизатором 5, в счетчик 4. Таким образом, происходит измерение длительности (положительного ,) импульса на пр мом выходе триггера 2. В момент переворота триггера 2 третий ключ 9 открываетс управл ющим сигналом с инверсного выхода триггера 2, и число, записанное в счетчике 4, поступает на объединенные адресные шины первых ПЗУ (посто нных запоминающих устройств) 6-1-6-2. В это же врем происходи-г установка в нулевое состо ние счетчика 4 под воздействием cooтвeтcтв oщeгo импульса с выхода элемента 13 ИЛИ, входы которого объединены с входами первых ПЗУ. Числа, считываегЛле с выходов первых ПЗУ, поступают в накапливающие сумматоры 7-1-7-2, где происходит их сложение с содержимым сумматором. В течение первой половины измерительного интервала в сумматорах накапливаетс перва пара статистик , которые необходимы дл опреелени поправки а к частоте f ij сигнала двухчастотного синтезатора, который не полностью скомпенсировгш дифференциальный допплеровский сдвиг. Б момоит времени, равный половине измерительного интервала, с выхода делителп 18 импульсов на управл ющие входы ключей 20-1-20-2 поступает короткий иишульс, и перва пара статис тик через ключи 20-1-20-2 и распределители 21-1-21-2 переписываетс в два буферных регистра 22. Импульс с выхода делител 18 также (с аппаратурной задержкой) измен ет состо ние второго (счетного) триггера 19. Триггер измен ет свое-электрическое состо ние, на адресные входы распределителей поступает потенциал определенного уровн , в результате чего выходы распределителей подключаютс к входам двух других буферных регистров . После записи первых двух статистик (сформированных на половине измерительного интервала) в буферные регистры, работа цифрового измерител продолжаетс аналогично описанной , до окончани измерительного интервала . После второй половины измерительного интервала делитель 18 шшульсов снова вырабатывает импуль и во вторую пару буферных регистров переписываетс две другие статистик из накапливающих сумматоров 7-1-7-2 Одновременно на управл ющие входы вт рых ключей 8-1-8-2 подаетс сигнал о синхронизатора 5, в результате чего те же статистики (чисЛа), накопленные в сумматорах 7-1-7-2, поступают на входы делител 10. Результат де лени , воздейству на ещресные шины второго ПЗУ 11, обусловливает выбор ку числа из соответствующей его стро ки. Данное число, вл ющеес резуль татом измерени взаимной задержки между двум сигналами на измеритель ном интервале, поступает на устройс во индикатор 12, После этого формирователь 23 сиг нала ошибки, представл ющий собой вычислительный цифровой блок, согла но заданному алгоритму по четырем статистикам, хран щимс в бу ферных регистрах, формирует в цифровом виде поправку к частоте гетеродинирующегр. сигнала , вырабатываемого дву счастотным синтезатором 24. Эта поправка (сигнал ошибки) поступает и- -вход 33 двухчастотно/о синтезж .-В резул тате коррекции частота ff гетеродинирующего сигнала измен етс таким образом, чтобы На следующем измерительном интервале более полно скомпенсировать мешайщий параметр - диф ференциальный допплеровский сдвиг м ду принимаемыми сигналами,,