[go: up one dir, main page]

SU886000A1 - Устройство дл обработки прерываний - Google Patents

Устройство дл обработки прерываний Download PDF

Info

Publication number
SU886000A1
SU886000A1 SU792837250A SU2837250A SU886000A1 SU 886000 A1 SU886000 A1 SU 886000A1 SU 792837250 A SU792837250 A SU 792837250A SU 2837250 A SU2837250 A SU 2837250A SU 886000 A1 SU886000 A1 SU 886000A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
input
output
information
switch
Prior art date
Application number
SU792837250A
Other languages
English (en)
Inventor
Виктор Мухамедтович Абузяров
Original Assignee
Предприятие Войсковая Часть 03444
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие Войсковая Часть 03444 filed Critical Предприятие Войсковая Часть 03444
Priority to SU792837250A priority Critical patent/SU886000A1/ru
Application granted granted Critical
Publication of SU886000A1 publication Critical patent/SU886000A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ПРЕРЫВАНИЙ
Изобретение относитс  к построе- нию обработки прерываний в мультипрограммных ЭВМ и может быть использовано в универсальных и специализированных вычислительных машинах. Известно гстройство дл  обработки прерываний, содержащее регистры,блоки пам ти, блок управлени , коммутатор 1 . Недостаток известного устройства состоит в больших затратах оборудовани . Наиболее близким по технической сущности и достигаемому результату к предлагаемому  вл етс  устройство дл  обработки прерываний, содержащее регистр фиксации прерываний, регистры слова состо ни  программы, блок управлеьш , оперативную и местную па м ти 2. Однако в указанном устройстве дл  некоторых типов прерываний нет возможности вы вить команды, предшес вующие команде, вызвавшей прерывание Цель изобретени  - расширение функционсшьных возможностей устройства за счет определени  команд, предшествующих той, на которой произошло прерывание. Поставленна  цель достигаетс  тем, что в устройство дп  обработки прерываний, содержащее регистр фиксации прерывавши, блок управлени , коммутатор, два регистра слова состо ни  программы, блок оперативной пам ти, регистр адреса оперативной пам ти, регистр информации оперативной пам ти, блок местной пам ти регистр адреса местной пам ти, регистр информации местной пам ти, причем группа входов устройства соединена с группой информационных входов регистра фиксации прерываний, первый разр дный выход регистра фиксации прерываний соединен с первым входом блока управлени , первый выход блока управлени  соединен со входом блока оперативной пам ти и с информационным входом регистра адреса оперативной пам ти, второй выход блока управлени  соединен с первым входом коммутатора, третий вы ход блока управлени  соединен с перBbJM входом блока местной пам ти и с первым информационным входом регистра адреса местной пам ти, четвертый выход блока управлени  соединен с первыми информационными входами первого и второго регистров слова состо  ни  программы, разр дный выход регистра информации оперативной пам ти соединен со вторым входом коммутатора , первый выход коммутатора соедине с информационным входом регистра информации оперативной пам ти, третий вход коммутатора соединен с разр дньж выходом регистра информации мест ной пам ти, второй выход коммутатора соединен со вторым информационным входом первого регистра слова состо ни  программы, первый разр дный выкод первого.регистра слова состо ни  программы соединен с четвертым входо коммутатора, первый разр дный выход второго регистра слова состо ни  программы соединен с п тым вхрдом коммутатора, второй информационный вход второго регистра слова состо ни программы соединен с третьим выходом коммутатора, второй разр дный выход первого регистра слова состо ни  программы соединен со вторым входом блока управлени , группа входов устройства соединена с группой информационных входов первого регистра слова состо ни  программы, введены буферный регистр, регистр сдвига, счет чик номера слова, регистр признака перехода, три элемента задержки, два элемента И и два элемента ИЛИ, причем группа входов устройства соедане на е группой входов первого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым информационным входом регистра признака перехода, второй разр дный выход регистра фиксации прерываний соединен с первым информационным входом регистра сдвига, пе вый выход блока управлени  соединен с первым входом первого элемента И и со входом первого элемента задержки , четвертый выход блока управлени  соединен со вторым информационным входом регистра признака перехода, второй разр дный выход второго регис ра слова состо ни  программы соединен со вторым информационным входом 4 регистра сдвига, третий разр дный выход второго регистра слова состо ни  программы соединен с первым информационным входом буферного регистра , разр дный выход буферного регистра соединен с информационным входом регистра информации местной пам ти, группа разр дных выходов регистра признака перехода соединена с группой входов второго элемента ИЛИ,разр дный выход регистра признака перехода соединен с третьим информационным входом регистра сдвига, разр дный вьпсод регистра сдвига соединен с шестым входом коммутатора, выход второго элемента ИЛИ соединен со вторым входом первого элемента И и с первым входом второго элемента И, выход первого элемента И соединен со вторьм входом блока местной пам ти, выход первого элемента задержки соединен со входом второго элемента задежки и со вторым входом второго элемента И, выход второго элемента И соединен со входом счетчика номера слова, выход счетчика номера слова соединен со вторым информациониьм входом регистра адреса местной пам ти и с седьмым входом коммутатора, выход второго элемента задержки соединен с управл ющим входом регистра сдвига, со вторым информационммм входом буферного регистра и со входом третьего элемента задержки, выход третьего элемента задержки соединен с третьим информационным входом регистра признака перехода, первый разр дный выход регистра фиксации прерываний соединен с третьим информационным входом буферного регистра. Структурна  схема устройства приведена на чертеже. Устройство содержит группу входов 1 устройства, регистр 2 фиксации прерываний , блок 3 управлени , коммутатор 4, регистр 5 слова состо ни  программы , регистр 6 слова состо ни  программы, блок 7 оперативной пам ти, регистр 8 адреса оперативной пам ти, регистр 9 информации оперативной па ти , блок 10 местной пам ти, регистр 11информации местной пам ти, регистр 12адреса местной пам ти, регистр 13 признака перехода, регистр 14 сдвига, буферный регистр 15, элементы ИЛИ 16 и 17, элемент И 18, счетчик 19 ноера слова, элементы 20 и 21.задержки, элемент И 22, элемент 23 задержки.
Группа входов 1 представл ет собой логические схемы, фиксирующие факт возникновени  того или иного услови  прерывани  и вырабатывающие сигнал на установку в единицу соответствующего разр да регистра 2. Регистр 2 хранит признак прерывани  в той или иной группе в течение времени обработки прерывани . Состо ние этого регистра анализируетс  блоком 3. По его состо нию определ етс  адрес оперативкой (СП) дл  старого и нового слова состо ни  программы. Блок 3 реализуетс  микропрограммным образом и содержит посто нную пам ть, регистр адреса посто нной пам ти, t erHCTp информации посто нной пам ти, дополнительный регистр информации посто нвой пам ти, де|ш|4фаторы микроопераций .
Устройство работает следующим обрддом .
Пи выборке команд сигнал Чтение И9 on с первого выхода блока 3 поетупает нл ttepBM вход элемента И 18. Если в Teuetdie н|1толнени  предыдущей 1п№|а1здьг возникает прерывание turn это 6vot& команда перехода, то в регистре 13 первый разр д, равен единице, тогда уа. выходе элемента ИЛИ 17 формируетс  лзф&аУювд й сигнал, в результате на выходе элемента И 18 возникает сигнал который шлзывает копирование регистра 15 на регистр 11 и запись в блок 10.
В это врем  на регистре 15 хранитс  адаес предапущей команды а на счетчике 19 - адрес выбираемой команды Таким образом, если исполненна  команда вызывает нарушение естественной последовательности комацд, то ёе адрес записываетс  в блок 10 в против«см4 случае записи в блок 10 нет
Затем задержанный сигнал с выхода элемента 20 задержки постзтает на вход элемента И 22 и при соответствующих услови х увеличивает значение счетчика 19 на едииицу. Сигнал с выхода элемента 20 задержки поступает на вход элемента 21 задержки. Задержанный на элементе 21 задержки сигнал производит копирование состо ни  счетчика регистра 6 на регистр 15, а также сдвиг регистра 14. В регистре 14 сдвиг выполн етс  на четыре разр да, при этом в младшие разр ды вдвигаютс  код длины команды с регистра 6 признак перехода с peгистра 13 и признак прерывани  с регистра 2.
При выборке команды, получившей управление после нарушени  естественной последовательности команд, запоминание адреса команды происходит аналогично описанному выше.
При исполнении команд, нарушающих естественную последовательность команд, происходит установка в единицу первого разр да регистра 13. При выполнении команд перехода, а также комавд, св занных и изменением регистров 5 и 6, установку реS гистра 13 производ т сигналы, управл к дие работой регистра 6. Такое построение устройства позвол ет избежать записи адресов команд условных переходов в тех случа х, когда Q перехода не возникает. При прерывани х регистр 13 устанавливаетс  с выхода элемента ШШ 16.
При возникновении сигнала запроса на обработку прерывани  на входе в устройство блок управлени  формирую ет в регистре 8 фиксированные адреса в соответствии с типом прерывани , пересылает содержимое регистров 5 и 6 на коммутатор 4 и производит запись 0 информации в оперативиую пам ть. После завершени  записи старого слова состо ни  программы блок управлени  организует последовательное считывание и запись, содержимого  чеек местной пам ти (Ш) в фиксированS ные  чейки ОП. Затем выполн етс  запись в регистр 14 и счетчик 19. В конце из фиксированных  чеек считываетс  новое слово программы и через коммутатор передаетс  на регистры 5 и 6
Как уже отмечалось, при выполнении команды, вызывающей прерывание , сигналы прерываний через элемент ИЛИ 16 устанавливают в единицу первый разр д регистра 13 В течеS ние всего времени обработки прерывани  состо ние регистра 15 остаетс  неизменным, на нем хранитс  адрес команды, на которой возникло прерывание . Поэтому когда начинаетс  выборка команды по адресу, установленному в регистре 6, происходит запись адреса команды, вызвавшей прерывание , в блок 10. После выполнени  записи на регистре 15 заполн етс 

Claims (2)

  1. М адрес команды, получившей управление, который з.аписываетс  в блок 10 при выборке следующей команды. Така  последовательность действий при обработке прерывани  может быть изменена , если с выхода регистра 5 на вход блока 3 поступает признак режима Обработка прерывани . Он устанавливаетс  в регистре 5 при переключении на программу обработки программных прерываний, а также прерываний от схем контрол  ЭВМ, При наличии признака режима Обработка прерывани  запоминани  состо ни   чеек местной пам ти в фиксированных  чейках СП не происходит. Это позвол ет избежать искажени  информации об адресах команд переходов, которые хран тс  в фиксированных  чейках СП. Таким образом, в результате обработки прерывани  в соответствующих  чейках оперативной пам ти записываютс  старое слово состо ни , программы , длины команд, непосредственно предшествовавших той, котора  вызвала прерьшани , признаки переходов, счетчик номера слова, .определ ющий адрес последней  чейки МП, в которую производилась запись. Кроме того, если прерывание произошпо не в программе обработки прерывани , в фиксированных  чейках СП записываютс  адреса команд, передавших и получивамх управление. В противном случае эта информаци  фиксируетс  только в блоке 10. Применение изобретени  позвол ет расширить функциональные возможности устройства за счет определени  команд, предшествующих вызвавшей прерывание. Формула изобретени  Устройство дл  обработки прерываний , содержащее регистр фиксации пре рьшаний, блок управлени , коммутатор |два регистра слова состо ни  програм мы, блок оперативной пам ти, регистр адреса оперативной пам ти, регистр информации оперативной пам ти, блок местной пам ти, регистр адреса местной пам ти, регистр информации местной пам ти, причем группа входов уст ройства соединена с группой информационных входов регистра фиксации пре рываний, первый разр дный выход регистра фиксации прерываний соединен с первым входом блока управлени , пе вый выход блока управлени  соединен со входом блока оперативной пам ти 08 и с информационным входом регистра адреса оперативной пам ти, второй выход блока управлени  соединен с перВЬПУ входом коммутатора, третий выход блока управлени  соединен с первым входом блока местной пам ти и с первым информационным входом регистра адреса местной пам ти, четвертый выход блока управлени  соединен с первыми информационными входами первого и второго регистров слова состо ни  программы, разр дный выход регистра информации оперативной пам ти соединен со вторым входом коммутатора, первый выход коммутатора соединен с информационным входом регистра информации оперативной пам ти, третий вход коммутатора соединен с разр дньм выходом регистра информации местной пам ти, вТорой выход коммутатора соединен со вторым информационным входом первого регистра слова состо ни  программы, первый разр дный выход первого регистра слова состо ни  программы соединен с четвертым входом коммутатора, первый разр дный выход второго регистра слова состо ни  программы соединен с п тым входом коммутатора, второй информационный вход второго регистра слова состо ни  программы соединен с третьим выходом коммутатора, второй разр дный выход первого регистра слова состо ни  программы соединен со вторым входом блока управлени , группа входов устройства соединена с группой информационных входов первого регистра слова состо ни  программы, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет определени  команд, предшествующих той, на которой произошло прерывание,дополнительно содержит буферный регистр , регистр сдвига, счетчик номера слова, регистр признака перехода , три элемента задержки, два элемента И и два элемента ИЛИ, причем группа входов устройства соединена с группой входов первого элемента ИЛИ, выход первого элемента Ш1И соединен с первым информационным входом егистра признака перехода, втоой разр дный выход регистра фикации прерываний соединен с первым нформационным входом регистра сдвиа , первый выход блока управлени  оединен с первым входом первого лемента И и со входом первого элемента задержки, четвертый выход блока управлени  соединен со вторым информационным входом регистра признака перехода, второй разр дный выход второго регистра слова состо ни  программы соединен со вторым информа ционным входом регистра сдвига, третий разр дный выход второго регистра слова состо ни  програм 4ы соединен с первым информационным вхо дом буферного регистра, разр дный выход буферного регистра соединен с информационным входом регистра информации местной пам ти, группа разр дных выходов регистра признака пе рехода соединена с группой входо в второго элемента ИЛИ, разр дный выход регистра признака перехода соединен с третьим информационным входом регистра сдвига, разр дный выход регистра сдвига соединен с шестым входом коммутатора, выход второ элемента ИЛИ соединен со вторым вхо дом первого элемента И и с первым входом второго элемента И, выход первого элемента И соединен со вторым входом блока местной пам ти, вы ход первого элемента задержки соеди нен со входом второго элемента задержки и со вторым входом второго 010 элемента И, выход второго элемента i И соединен со входом счетчика номера слова, выход счетчика номера слова соединен со вторым информационным входом регистра адреса местной пам ти и с седьмым входом коммутатора, выход второго элемента задержки соединен с управл ющим входом регистра сдвига, со вторым информационным входом буферного регистра и со входом третьего элемента задержки, выход третьего элемента задержки соединен с третьим информационным входом регистра признака перехода, первый разр дный выход регистра фиксации прерываний соединен с третьим ийформащсонным входом буферного регистра . Источники информации, прин тые во внимание при экспертизе 1.Электронна  вычислительна  машина ЕС-ЮЗО.Под ред. А.М.Ларионова. М., Статистика, 1977, с.57.
  2. 2.Каган Б.М., Каневский М.М. Цифровые вычислительные машины и система. М., Энерги , 1974, с.484 ( прототип).
SU792837250A 1979-11-22 1979-11-22 Устройство дл обработки прерываний SU886000A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792837250A SU886000A1 (ru) 1979-11-22 1979-11-22 Устройство дл обработки прерываний

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792837250A SU886000A1 (ru) 1979-11-22 1979-11-22 Устройство дл обработки прерываний

Publications (1)

Publication Number Publication Date
SU886000A1 true SU886000A1 (ru) 1981-11-30

Family

ID=20858196

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792837250A SU886000A1 (ru) 1979-11-22 1979-11-22 Устройство дл обработки прерываний

Country Status (1)

Country Link
SU (1) SU886000A1 (ru)

Similar Documents

Publication Publication Date Title
US4841436A (en) Tag Data processing apparatus for a data flow computer
US4176394A (en) Apparatus for maintaining a history of the most recently executed instructions in a digital computer
CA1121068A (en) Microcontroller for disk files
US4222103A (en) Real time capture registers for data processor
US4199810A (en) Radiation hardened register file
GB1495793A (en) Peripheral controller in a data processing system
US4348721A (en) System for selectively addressing nested link return addresses in a microcontroller
US4047245A (en) Indirect memory addressing
JPS607812B2 (ja) デ−タバツフアリング装置
SU886000A1 (ru) Устройство дл обработки прерываний
US4339796A (en) System for generating a plurality of different addresses for a working memory of a microcontroller during execution of certain instructions
US4339797A (en) Microcontroller with auxiliary register for duplicating storage of data in one memory location
US4888685A (en) Data conflict prevention for processor with input/output device
US6397272B1 (en) Interruption processing circuit for receiving and storing data associated with an event
US3359542A (en) Variable length address compouter
SU1541617A1 (ru) Устройство отладки микропрограммных блоков
SU752318A1 (ru) Мультиплексный канал
JPS633392B2 (ru)
SU696454A1 (ru) Асинхронное устройство управлени
SU1196865A1 (ru) Устройство дл распаковки команд
US5542092A (en) Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer
SU983712A1 (ru) Устройство дл контрол хода программ
SU1275457A1 (ru) Микропрограммный процессор
SU1667068A1 (ru) Микропрограммное устройство управлени
SU745388A3 (ru) Устройство дл управлени пам тью