SU879602A1 - High-speed converter of two voltage ratio to code - Google Patents
High-speed converter of two voltage ratio to code Download PDFInfo
- Publication number
- SU879602A1 SU879602A1 SU802900348A SU2900348A SU879602A1 SU 879602 A1 SU879602 A1 SU 879602A1 SU 802900348 A SU802900348 A SU 802900348A SU 2900348 A SU2900348 A SU 2900348A SU 879602 A1 SU879602 A1 SU 879602A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- voltage
- output
- converter
- code
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1one
Изобретение относитс к области информационно-преобразовательной, вычислительной и измерительной техники и может быть кспользовано при построении высокоточных измерителей отношени , частотомеров, фазометров, функциональных преобразователей, пр моугольно-координатных компенсаторов переменного тока, измерителей добротности , косинуса угла потерь и другой электронной аппаратуры.The invention relates to the field of information-conversion, computing and measuring equipment and can be used in the construction of high-precision ratio meters, frequency meters, phase meters, functional transducers, right angular coordinate AC compensators, Q-meters, loss cosine, and other electronic equipment.
Известен преобразователь отношени двух напр жений Г0 содержащий усилитель, масштабные резисторы, управл емый генератор импульсов, сумматор, ключи и фильтрующий конденсатор .A known converter is a ratio of two voltages G0 containing an amplifier, large-scale resistors, a controlled pulse generator, an adder, keys, and a filter capacitor.
Известный преобразователь имеет хорошую точность преобразовани , котора достигнута за счет снижени быстродействи , поскольку он содержит интегрирующие устройства и другие инерционные блоки. Повышение быстродействи известного преобразоватеЛЯ приводит к снижению точности работы .The known converter has a good conversion accuracy, which is achieved by reducing the speed, since it contains integrating devices and other inertial units. Increasing the speed of the known converter leads to a decrease in the accuracy of work.
Наиболее близким по технической сущности к изобретению вл етс преобразователь отношени 23, построенный на основе параллельно аналогоцифрового преобразовател (АЦП) и содержагций на выходе регистр, выходы которого подключены к выходным пинам.The closest to the technical essence of the invention is a ratio converter 23, built on the basis of a parallel-to-analog-to-digital converter (A / D converter) and a content register at the output, the outputs of which are connected to output pins.
Использование в качестве преобразовател отношени АЦП, особенно параллельного типа, позвол ет на несколько пор дков (до единиц микросекунд ) повысить быстродействие преобразовани напр жений L) и UQ в код числа N, пропорционального отношению этих напр жений.The use of ADC ratios, especially parallel ones, makes it possible to increase the speed of voltage conversion L) and UQ to a code of N proportional to the ratio of these voltages by several orders of magnitude (up to microseconds).
Однако известный преобразователь на базе АЦП имеет ограниченный динамический диапазон входных напр жений и недостаточную точность преобразовани , обусловленные неидентичностью и нестабильностью характеристик компараторов напр жени , разбросом параметров элементов резисг лкой матрицы, ограниченным диапазоном входных напр жений компараторов и т. Целью изобретени вл етс расширение дианамического диапазона гфе образуемых напр жений и повышение точности работы. Поставленна цель достигаетс тем что в быстродействующий преобразователь отношени двух напр жений в код, содержащий АЦП и регистр, входы которого подключены к выходам АЦП, а выходы регистра вл ютс выходом преобразовател , введены блок коррек ции, делитель напр лсени , операционный усилитель и цифро-аналоговый преобразователь (ЦАП), цифровые входы которого подключены к соответствующим выходам АЦП. Выход ЦАП подклю чен к инвертиру ощему входу операцион ноге усилител и к первому входу блока коррекции, а аналоговый вход ЦАП и первьш вход АЦП объединены и подключены к выходу делител напр жени , вход которого вл етс первым входом преобразовател . Второй вход блока коррел ции вл етс вторым входо преобразовател , а выход подключен к неинвентирующему входу операционного усилител , выход которого подключен ко второму входу А1Д1. Поставленна цель достигаетс такж тем, что блок коррекции содержит послед вательно соединенные делитель напр жени , операционный усилитель и сумматор , причем инвертирующий вход операционного усилител вл етс пер вым входом блока коррекции, вход делител напр жени вл етс вторым входом блока коррекции и подключен ко второму входу сумматора, выход которого вл етс выходом блока коррекции . Функциональна схема быстродействующего преобразовател отношени двух напр жений в код приведена на чертеже. Преобразователь содержит делитель напр жени 1, операционный усилитель 2, АЦП 3, ЦАП 4, регистр 5, блок коррекции 6, который содержит делитель напр жени 7, операционный усилитель 8 и сумматор 9. Вход делител напр жени 1 вл е с первым входом преобразовател , а выход соединен с аналоговым входом ЦАП 4 и первым входом АЩ1 3. Вход делител напр жени 7 соеди нен со вторым входом сумматора 9 и вл етс вторым входом блока коррекии . Выход делител напр жени 7 содинен с инвертирующим входом усилител 8, неинвертирующий вход которого вл етс первым входом блока коррекции и подключен к инвертирующему входу усилител 2 и к выходу ЦАП 4. Выход усилител 8 соединен с первым входом сумматора 9, выход которого вл етс выходом блока коррекции и подключен к неинвертирующему входу усилител 2. Выход усилител 2 соединен со входом АЦП 3, выходы которого подключены к цифровым входам ЦАП А и входам регистра 5, выходы которого вл ютс выходом преобразовател . Преобразователь работает следующим образом. Входные напр жени поступают на делитель напр жений 1 и 7. Коэффициенты делени делителей напр жений 1 и и 7 выбираютс равные К 1/2. Одновременно напр жение первого входного сигнала поступает на один из входов сумматора 9, блока коррекции 6. На аналоговые входы АЦП 3 и ЦАП 4 поступает напр жение с выхода делител 1. Рассмотрим работу преобр зовател без блока коррекции 6, счита , что первый входной сигнал поступает непосредственно на инвертирующий вход усилител 2, на неинвертирующий вход которого поступает напр жение с выхода ЦАП 4. В результате на вход АЦП 3 поступает напр жение, равное разности напр жени на первом входе преобразовател и напр жени на выходе ЦАП 4, которое преобразуетс АЦП 3 в код N. Затем код числа N поступает на входы регистра 5 и на управл ющие входы ЦАП 4. На аналоговый вход ЦАП 4 поступает напр жение, пропорциональное половине второго входного напр жени (так как К 1 /2) . . На выходе ЦАП формируетс напр жение , пропорциональное коду N.. Если расписать математические выражени дл кода на выходе АЦП и ЦАП и учесть, что коэффициент пропорциональности зависит от разр дности АЦП и ЦАП и реализуемого ими способа преобразовани , то можно показать, что выходной код числа Ny преобразовател пропорционален отнощению напр жений на его входах.However, the known converter based on the ADC has a limited dynamic range of input voltages and insufficient conversion accuracy due to the nonidentity and instability of the characteristics of the voltage comparators, the variation of the parameters of the elements of the matrix, the limited range of input voltages of the comparators, etc. The aim of the invention is to extend the dianamic range the voltage of the generated stresses and increase the accuracy of work. The goal is achieved by the fact that in a high-speed converter the ratio of two voltages to a code containing an ADC and a register whose inputs are connected to the outputs of the ADC, and the outputs of the register are the output of the converter, a correction block, a voltage divider, an operational amplifier and a digital-to-analog input are entered. Converter (DAC), the digital inputs of which are connected to the corresponding outputs of the ADC. The DAC output is connected to the inverter common input, the op amp foot and to the first input of the correction unit, and the analog DAC input and the first ADC input are combined and connected to the output of the voltage divider, whose input is the first input of the converter. The second input of the correlation unit is the second input of the converter, and the output is connected to the noninventing input of the operational amplifier, the output of which is connected to the second input A1D1. This goal is also achieved by the fact that the correction unit contains successively connected voltage divider, operational amplifier and adder, the inverting input of the operational amplifier being the first input of the correction unit, the voltage divider input being the second input of the correction unit and connected to the second input adder, the output of which is the output of the correction unit. A functional diagram of a high-speed converter for the ratio of two voltages to a code is shown in the drawing. The converter contains voltage divider 1, operational amplifier 2, ADC 3, DAC 4, register 5, correction unit 6, which contains voltage divider 7, operational amplifier 8 and adder 9. Voltage divider 1 input with the first input of converter, and the output is connected to the analog input of the D / A converter 4 and the first input ASCh1 3. The input of the voltage divider 7 is connected to the second input of the adder 9 and is the second input of the correction unit. The output of the voltage divider 7 is connected to the inverting input of the amplifier 8, the non-inverting input of which is the first input of the correction unit and connected to the inverting input of the amplifier 2 and to the output of the DAC 4. The output of the amplifier 8 is connected to the first input of the adder 9 whose output is the output of the block correction and connected to the non-inverting input of the amplifier 2. The output of the amplifier 2 is connected to the input of the ADC 3, the outputs of which are connected to the digital inputs of the DAC A and the inputs of the register 5, the outputs of which are the output of the converter. The Converter operates as follows. The input voltages are applied to voltage divider 1 and 7. The division factors of voltage divider 1 and 7 are chosen equal to K 1/2. At the same time, the voltage of the first input signal is fed to one of the inputs of the adder 9, correction unit 6. The analog inputs of the ADC 3 and DAC 4 receive voltage from the output of divider 1. Consider the operation of the inverter without the correction unit 6, considering that the first input signal enters directly to the inverting input of amplifier 2, to the non-inverting input of which voltage is supplied from the output of the DAC 4. As a result, a voltage equal to the voltage difference at the first input of the converter and the voltage at the DAC output 4 ond ADC 3 is converted to N. Next, the code number Code N data inputs to the register 5 and to control inputs of DAC 4. DAC 4 analog input receives a voltage proportional to the second half of the input voltage (since K 1/2). . A voltage proportional to the N code is formed at the DAC output. If you write mathematical expressions for the code at the ADC and DAC output and consider that the proportionality coefficient depends on the ADC and DAC resolution and the conversion method implemented by them, it can be shown that the output code of the number The Ny converter is proportional to the ratio of the voltages at its inputs.
Дл повышени точности преобразовани в преобразователь введен блок коррекции 6.To improve the accuracy of the conversion, a correction block 6 has been inserted into the converter.
Допустим, что преобразование напр жени в код и кода в напр жение ч осуществл етс АЦП и ЦАП с некоторой погрешностью ди. Тогда на выходе ЦАП получимSuppose that the conversion of a voltage into a code and a code into a voltage h is performed by an ADC and DAC with a certain error di. Then at the output of the DAC we get
Vn ицАп+ ди.Vn itzAp + di.
Дл исключени погрешности преобразовани ли дел т напр жение U, в два раза с помощью делител напр жени 7.To eliminate the error, the voltage U is transformed by a factor of two by means of a voltage divider 7.
В результате на выходе блока коррекции формируетс опорное напр жение , равное половине первого входного напр жени , которое подают на инвертирующий вход усилител 8, На его неинвертирующий вход nociynaeT напр жение с выхода ЦАП с погрешностью . При этом на выходе усилител 8 формируетс разностное напр жениеAs a result, at the output of the correction block, a reference voltage is formed equal to half of the first input voltage, which is fed to the inverting input of the amplifier 8. To its non-inverting input nociynaeT, the voltage from the DAC output is inaccurate. In this case, a differential voltage is formed at the output of the amplifier 8.
,.ди)-,,.di)-,
которое используетс в качестве корректирующего и суммируетс с входным напр жением в сумматоре 9.which is used as a correction and is summed with the input voltage in the adder 9.
В результате на неинвертирующий вход усилител 2 поступает напр жени U-I и + , а на инвертирующий вход - напр жение ии,лгт При вычитании их, на вход АЦП 3 поступает напр жениеAs a result, the non-inverting input of amplifier 2 receives voltages U-I and +, and the inverting input receives voltage ui, lg. When you subtract them, the input to the ADC 3 receives voltage
.,).An+йU)4.,). An + uU) 4
4 и,-(ц4 and, - (c
в котором отсутствует погрешность .преобразовани ли.in which there is no inaccuracy.
Таким образом, в предложенном техническом решении расширение динамического диапазона преобразованных напр жений в 2 раза достигнуто за счет использовани в качестве опорных напр жений АЦП и ЦАП напр жени , в два раза меньшего, чем напр жение делител . Автоматическое снижение в два раза уровн напр жени делимог обеспечиваетс за счет осуществлени с помощью операционного усилител 2 операции вычитани напр жени , формируемого ЦАП, из входного напр жени .делимого.Thus, in the proposed technical solution, the expansion of the dynamic range of the converted voltages in 2 times is achieved by using as a reference voltage ADC and DAC voltage, two times smaller than the voltage of the divider. The automatic reduction by two times of the voltage level of the divisors is ensured by performing, by means of the operational amplifier 2, the operation of subtracting the voltage generated by the DAC from the input voltage of the separable.
Повышение точности преобразовани достигнуто за счет введени блока коррекции, обеспечивающего формирование корректирующего напр жени .Improving the accuracy of the conversion is achieved by introducing a correction block that ensures the formation of a correction voltage.
Таким образом, введение в преобра.зователь делител напр жени , опера796026Thus, the introduction of a voltage divider converter, opera 796026
ционного усилител , цифро-аналогового преобразовател и блока коррекции позвол ет расширить динамический диапазон преобразуемых напр жений и 5 повысить точность работы.Amplifier, D / A Converter and Correction Block allows you to expand the dynamic range of the voltages being transformed and 5 to improve the accuracy of operation.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802900348A SU879602A1 (en) | 1980-03-28 | 1980-03-28 | High-speed converter of two voltage ratio to code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802900348A SU879602A1 (en) | 1980-03-28 | 1980-03-28 | High-speed converter of two voltage ratio to code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU879602A1 true SU879602A1 (en) | 1981-11-07 |
Family
ID=20885508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802900348A SU879602A1 (en) | 1980-03-28 | 1980-03-28 | High-speed converter of two voltage ratio to code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU879602A1 (en) |
-
1980
- 1980-03-28 SU SU802900348A patent/SU879602A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0167412B1 (en) | Analog-to-digital conversion | |
US3879724A (en) | Integrating analog to digital converter | |
CN112269065A (en) | A Dual-Excitation High-Precision Absolute Impedance Measurement Method | |
SU879602A1 (en) | High-speed converter of two voltage ratio to code | |
EP0222021A1 (en) | D/a converter | |
RU2094847C1 (en) | Power function generator | |
SU813478A1 (en) | Graphic information readout device | |
SU677096A1 (en) | Digital voltage meter | |
SU983560A1 (en) | Device for measuring ac voltage amplitude drops | |
EP0310207B1 (en) | Analog-to-digital conversion apparatus | |
RU2085995C1 (en) | Device for conversion of rectangular coordinates to polar ones | |
SU600721A1 (en) | Correlometric signal effective value digital meter | |
SU834551A1 (en) | Digital ratio meter of two voltages | |
SU879603A1 (en) | Functional converter | |
RU2060547C1 (en) | Cosine function generator | |
SU782145A1 (en) | Digital-analogue converter | |
RU2053552C1 (en) | Power converter | |
SU959101A1 (en) | Apparatus for equalizing tunable analog multiplier with variable tuning rate | |
JPS5988657A (en) | Method and device for determining quality index of electric energy in three-phase power supply net | |
SU1352402A1 (en) | Phase digital calibrator | |
RU2058588C1 (en) | Trigonometric secant function generator | |
SU790003A1 (en) | Logarithmic converter | |
SU840942A1 (en) | Multiplying-dividing device | |
SU1721537A1 (en) | Device for setting phase shift | |
SU886010A1 (en) | Analog integrator |