. Изобретение относитс к измерь тельной технике и может быть использовано в комбинированных сдед щих сис темах, в которых пол рность напр жени тахогенератора должна измен тьс с изменением направлени вращени . По основному авт.св. №481835 известен датчик скорости вращени , содержащий сельсин и блок преобразовани , состо щий из трех фазовых детекторов , трех фильтров нижних частот, дифференциатора, схемы вьщелени модул , дешифратора, трех компараторов и трех ключей, аналоговые, входыкоторых соединены с соответствующими выхо дами, фильтров нижних частот, которые в сочетании из трех по два соединены с соответствующими входами трех компараторов, выходы компараторовсоединены с соответствующими входами дешифратора, каждый из трех выходов которого соединен с управл ющим входом одного из соответствующих ключей выходы которых соединены с входом дифференциатора, причем выходные концы трех фазных обмоток сельсина подключены к входам соответствующих фазовых детекторов в том же сочетании С Недостатком известного устройства вл етс отсутствие информации о направлении вращени контролируемого объекта. Цель изобретени - получение информации о направлении вращени контролируемого объекта-. Поставленна цель достигаетс тем, что в устройство дополнительно введены блок реверса и логический блок, содержащий четыре логических элемента , четыре логических элемента И, логический элемент НЕ и триггер, при этом первый вход блока реверса соединен с выходом блока пре .образовани , а второй вход блока реверса соединен с выходом триггера, выходы нечетных и четных секторов блока преобразовани соединены соответственно через первую и вторую схемы ИЛИ с первыми входами схем И, причем выход первой схемы ИЛИ соединен со входами первой и второй схем И, выход второй схемы ИЛИ соединен со входами третьей и четвертой схем И, вторые входы первой и третьей схем И соединены со входом схемы НЕ и с выходом дифференциатора блока преобразовани , .вторые входы второй и четвертой схем И соединены с выходом схемы НЕ, выход первой схемы И соединен с первым входом третьей схе мы ИЛИ, вторрй вход которой соединен с выходом четвертой схемы И, выход третьей схемы И соединен с первым входом четвертой схемы ИЛИ, второй вход которой соединен с выходомвтор схемы И, а выходы третьей и четверто схем ИЛИ соединены соответственно с первым и вторым входами триггера. На фиг. 1 представлена структурна схема датчика , на фиг. 2 - эфиры напр жений, где01,(Г ,. - исходные сигналы, полученные сравнением напр жений фаз датчика трехфазного напр жени , вз тые в сочетании из трех по два (сигналы А, В и C);Z , б, управл ющие сигналы нечетных секторо бесконтактного датчика скорости; д, Otc, U. - управл ющие сигналы четных секторов бесконтактного датчика скорости . Датчик скорости вращени состоит из сельсина 1, блока 2 преобразовани , блока 3 реверса, логического блока 4, состо щего из логических элементов ИЛИ 5 и 6, логического эл мента НЕ 7, логических элементов И 8-11, логических элементов ИЛИ 12 и 13 и триггера 14. Выходы нечетных и четных секторов блока 2преобразовани подсоединены ко входам элементов ИЛИ 5 и 6 соответственно, а выход дифференциатора блока преобразовани подключен ко входу элемента НЕ 7 и входам элементов И 8 и 10 в то врем , как выход блока преобразовани соединен с блоком 3 реверса, управл ющий вход которого подключен R выходу логического блока 4. Кажда фаза сельсина 1 соединена с соответствующим входом бесконтактного датчика 2 скорости. Выход бесконтактного датчика скорости вращени осущес л етс с блока 3 реверса, На выходных фазах сельсина 1 имеетс три переменных синусоидальных аналоговых сигнала, огибающие кото рых сдвинуты друг относительно друга на 120 . Пофазно указанные сигналы поступают на блок 2 преобразовани . По сигналам огибающих за один оборот вала могут быть определены три сектора А, В и С (фиг, 20, сГ, ), представл ющие собой уровни напр жений , границы которых определ ютс сравнением между собой по амплитуде выделенных огибающих.После логических операций с полученными уровн ми осуществл етс формирование шести управл ющих сигналов, изображенных на фиг, 2Z-LU. каждый из которых соответствует 60 оборота вала сельсина 1, При этом первый управл ющий сигнал 2 определ етс логической схемой, составленной на основе уравнени авс, второй d - на основе уравнени Авс, третий в - АВс, четвертый )t6-ABC, п тый и шестой и- авС, Начало отсчета секторов производитс от нулевого положени датчика, соответствующего минимальному напр жению между выходными сигналами первой и. второй фазы датчика . Управл ющие сигналы нечетных секторов соответствуют сигналам 2. . б , . Управл ющие сигналы четных секторов соответствуют сигналам д Ж , It . Управл ющие сигналы четных и нечетных секторов в блоке 2 преобразовани обеспечивают коммутацию огибающих Напр жений таким образом, что на вход дифференциатора блока 2 преобразовани подключаютс отрезки синусоид, соответствующие отрезкам линейно нарастающего или линейно падающего напр жений, имеющие наибольшую крутизну и линейность в пределах каждого из сигналов управлени секторами . Выходное напр жение датчика скорости вращени , получаемое с выхода блока 3 реверса, в зависимости от направлени вращени сельсина 1 будет определ тьс четностью сектора и пол рностью выходного напр жени дифференциатора блока 2 преобразовани , поступающими на вход логического блока 4, В качестве блока 3 реверса может быть использован операционный усилитель с коэффициентом передачи , равным единице, выходное напр жение которого может мен ть пол рность в зависимости от сигнала управлени логическим блоком. Любому пространственному положению сельсина 1 соответствует наличие одного из шести управл ющих сигналов т.е. с выхода одного из элементов ИЛИ 5 или 6 выдаетс разрешающий уровень на входы элементов И 8, 9 или И 10, 11. Так, например, при нахождении сельсина 1 в положении, соответствующем управл ющему сигналу нечетного сектора, с выхода логинеского элемента ИЛИ 5 поступает разрешающий уровень напр жени на первые входы элементов И 8 и И 9. При наличии положительного значени напр жени с выхода дифференциатора блока преобразовани 2, поступающего на вход логического элемента НЕ 7 логического блока 4, выходное напр жение элемента И 8 через логический элемент ИЛИ 12 устанавливает триггер 14 в такое состо ние, при которо он выдает на управл ющий вход блока 3 реверса сигнал управлени , соответ ствующий передаче посто нного напр жени , пропорционального скорости вращени сельсина 1 при его пр мом направлении вращени . При наличии отрицательного значени напр жени с выхода дифференциатора, поступакице го на вход элемента НЕ 7, разрешающи уровень на его выходе через элемент И 9 и логический элемент ИЛИ 13 уста навливает триггер 14 в противоположное состо ние. Этим самым на управл щий вход блока 3 реверса поступает инверсный сигнал управлени и на его выходе обеспечиваетс посто нное напр жение , пропорциональное скорости вращени сельсина 1 при его обратном направлении вращени . Аналогично описанному при пространственном положении сельсина 1, со ответствующем четному сектору управл ющего сигнала, отрицательным или положительным значени м напр жени с выхода дифференциатора блока преоб разовани 2 производитс управление состо нием триггера 14 через логические элементы И 11 и ИЛИ 12 или И 10 и ИЛИ 13. При этом бесконтактный датчик скорости вращени на свое выходе будет иметь напр жение, пропорциональное скорости вращени Датчика 1, в зависимости от направле ин его вращени . 86 Предлагаема конструкци датчика скорости вращени позволит его использовать в комбинированных след щих системах, в которых необходима информаци о направлении вращени контролируемого объекта. Формула изобретени Датчик скорости вращени по авт. св. №481835, отл.и чающийс тем, что, с целью получени информа-. ции о направлении вращени контролируемого объекта, в него дополнительно введены блок реверса и логический блок, содержащий четыре логических элемента ИЛИ, четыре логических элемента И, логический элемент НЕ и триггер, при этом первый вход блока реверса соединен с вьпсодом блока преобразовани , а второй вход блока реверса соединен с выходом триггера, выходы нечетных и четных секторов блока преобразовани соединены соответственно через первую и вторую схемы ИЛИ с первыми входами схем И, причем выход первой хемы ИЛИ соединен со входами первой и второй схем И, выход второй схемы ИЛИ соединен со входами третьей и четвертой схем И, вторые входы первой и третьей схем И соединены со входом схемы НЕ и с выходом дифференциатора блока преобразовани , вторые входы второй и четвертой схем И соединены с выходом схемы НЕ, выход первой схемы И соединен с первым входом третьей схемы ИЛИ, второй вход которой соединен с выходом четвертой схемы И, выход третьей схемы И соединен с первым входом четвертой схемы ИЛИ, второй вход которой соединен с выходом второй схемы И, а выходы третьей и четвертой схем ИЛИ соединены, соответственно с первым и вторым входами триггера .. Источники информации, прин тые во внимание при экспертизе I. Авторское свидетельство СССР №481835, кл. С, 01 Р 3/46, 1973.
V
фие.г