SU855529A2 - Дискретное фазосдвигающее устройство - Google Patents
Дискретное фазосдвигающее устройство Download PDFInfo
- Publication number
- SU855529A2 SU855529A2 SU792838456A SU2838456A SU855529A2 SU 855529 A2 SU855529 A2 SU 855529A2 SU 792838456 A SU792838456 A SU 792838456A SU 2838456 A SU2838456 A SU 2838456A SU 855529 A2 SU855529 A2 SU 855529A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- decoders
- counter
- output
- phase
- Prior art date
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
(54) ДИСКРЕТНОЕ ФАЗОСДВИГАЩЕЕ УСТРОЙСТВО
1
Изобретение относитс к импульсной технике и предназначено дл использовани в устройствах автоматического управлени и контрол в каналах цифровых след щих систем, в генераторах кодовых групп импульсов, в синхронизаторах радиолокационных и радионавигационных индикаторов.
По основному авт. св. № 496509 известно дискретное фазосдвигающее устройство, содержащее опорный генератор , счетчик, S1- и R1-дешифраторы, .коммутатор и блок управлени ij .
Недостатком этого устройства вл етс низкое быстродействие, т.е. врем , необходимое дл перестройки фазы выходного сигнала на заданную величину . Например, устройство за один цикл; пересчета его счетчика способно сдвинуть фазу выходного сигнала только на Один дискрет. В этой св зи чем больше коэффициент пересчета счетчика k, тем медленнее происходит перестройка фазы. Дл сдвига фазы выходного сигнала на п дискретов требуетс подать п последовательно управл ющих импульсов и затратить чистого времени только на перестройку фазы Т пТц, где Тц - цикл пересчета счетчика . В это врем не вход т затраты
на передачу управл квдих сигналов. В результате существенно ограничиваетс область использовани дискретного фазосдвигающего устройства.
Цель изобретени - повышение быст-; родействи .
Поставленна цель достигаетс тем, что в дискретное фазосдвигающее устройство , содержащее опорный генера10 тор, счетчик, коммутатор, S1- и R1дешифраторы и блок управлени , дополнительно введены первый и второй блоки сопр жени , 52- и R2-дешифраторы , причем S1- и R1-дешифраторы,
15 выполнены четырехвходовыми, выход счетчика соединен со входами S2-, R2-дешифраторов и входами первого и второго блоков сопр жени , выход первого из которых соединен с инверс20 ными входами S1 -, К1-дешифраторов, а выход второго - с одними из входов S2-, R2-дешифраторов, другие входы котОЕИЛх соединены соответственно с пр мым и инверсным выходами KONnviyTa25 тора, а выходы S2- R2-дешифраторев соответственно с S2- и R-2 входами счетчика.
Под S2- и R2-дешифраторами подразумеваютс комбинации И, ИЛИ, НЕ логических элементов, выполн ющие функции совпадени . Например, можно использовать два четырехвходовых элемента И. Под блоком сопр жени подразумеваетс цифровой автомат, выполн ющий функцию преобразовани входного сигнала произвольной длительности в сигнал требуемой длительности и передачи его синхронно с работой счетчика на его управл кидий вход.Сущность изобретени в функциональном смысле состоит в том, что устройство позвол ет за цикл пересчета счетчика измен ть дискрет не только на половину , но и на период сигнала опорного генератора от управл ющего сигнала произвольной длительности в зависимости от того, на какой из входов подать этот сигнал.
На чертеже изображена функциональна схема устройства.
Устройство содержит опорный генератор 1, счетчик 2, R1-дешифратор 3, S)-дешифратор 4, блок 5 управлени , коммутатор 6, первый блок 7 сопр жени , S2-дешифратор 8, второй блок 9 сопр жени , К2-дешифратор 10.
Выход опорного генератора 1 соединен с синхронизирующим С-входом счетчика 2 и одними из входов дешифраторов 3 и 4, выходы которых соответственно соединены с R1- и 51-входами счетчика 2, вторые входы дешифраторо соединены с выходом счетчика 2, входом блока 5 управлени . Пр мой выход коммутатора 6 соединен с одним из входов дешифраторов 4 и 8, а его инверсный выход соединен с одним из входов дешифраторов 3, 10 и блока 5 . управлени , выход которого соединен со входом коммутатора 6. Выход первого блока 7 сопр жени соединен с инверсными вводами дешифраторов 3 и 4, выход второго блока 9 сопр жени соединен с одними из входов дешифраторов 8 и 10, выходы которых соответственно соединены с S2- и К2-входами и счетчика 2. А- и Б-входы устройства служат дл сдвига фазы на + или дискрет . В- и Г-входы - дл сдвига фазы на + или - 2 дискрета.
Устройство работает.следующим образом .
При Отсутствии сигналов на управл ющих входах коммутатор б находитс в одном из состо ний, например, в состо нии 0. При этом функционирует дешифратор 3. Счетчик 2 под воздействием импульсов опорного генератора 1 формирует импульсы с коэффициентом пресчета п ть. Сигналы на входах А и Б устройства обеспечивают сдвиг фазы выходных импульсов на + или-1 дискрет по аналогии с известным устройством . При поступлении сигнала, например на вход в, счетчик 2 разово из мен ет свой коэффициент пересчета с 5 на б, в этот момент фаза выходного сигнала смещаетс на +2Д. Дл сдвига фазы выходного сигнала на -2Д управл ющий сигнал поступает на Г-вход.
С введением в устройство упом нутых элементов и подачей на входы В или Г импульсов произвольной длительности можно измен ть фазу выходного сигнала на + или на -2й, равных периоду
5 сигнала опорного генератора 1,
Использование предлагаемого изобретени позвол ет повысить быстродействие устройства в два раза, в св зи с чем расшир етс область его
0 использовани . Например, примен его в синхронизаторах-формировател х пачек импульсов, можно уменьшить в два раза минимальные.периоды между соседними импульсами в пачках. Кроме этос го, расшир етс возможность варьировани управл ющими сигналами дл изменени фазы выходного сигнала по более сложной структуре с более высокой скоростью перестройки.
Claims (1)
- Формула изобретениДискретное фазосдвигающее устройство по авт. св. № 496509, о т л и чающеес тем, что, с целью повышени быстродействи , в него дополнительно введены первый и второй блоки сопр жени , S2- и R2-дешифраторы , причем S1- и К1-дешифраторывыполнены четырехвходовыми, выход счетчика соединен со входами S2-, R2-дешифраторов и входами первого и второго блоков сопр жени , выход первого из которых соединен с инверсными входами S 1-, R1-дешифраторов , а выход второго - с одним из входов S2-, R2-дешифраторов, другие входы которых соединены соответственно с пр мым и инверсным выходами коммутатора , а выходы S2- и R2.-дeшифpaторов соответственно с 52- и RZ-BXoдами счетчика.Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР№ 496509, кл. G 01 R 25/04, 12.02.74.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792838456A SU855529A2 (ru) | 1979-11-16 | 1979-11-16 | Дискретное фазосдвигающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792838456A SU855529A2 (ru) | 1979-11-16 | 1979-11-16 | Дискретное фазосдвигающее устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU496509 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU855529A2 true SU855529A2 (ru) | 1981-08-15 |
Family
ID=20858730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792838456A SU855529A2 (ru) | 1979-11-16 | 1979-11-16 | Дискретное фазосдвигающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU855529A2 (ru) |
-
1979
- 1979-11-16 SU SU792838456A patent/SU855529A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0176696B1 (ko) | 입력 신호를 직접 구적 샘플링하는 수신기 | |
SU855529A2 (ru) | Дискретное фазосдвигающее устройство | |
SU1390771A1 (ru) | Двухфазный цифровой генератор | |
SU856010A1 (ru) | Устройство дл фазировани синхронных источников импульсов | |
SU1150731A1 (ru) | Импульсный генератор | |
RU1815803C (ru) | Цифровой формирователь сигналов с манипул цией минимальным сдвигом | |
SU995363A1 (ru) | Частотный модул тор | |
SU843271A1 (ru) | Устройство тактовой синхронизации | |
SU1075413A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU508958A1 (ru) | Устройство формировани сигналовчастотной телеграфии с подавленнымиизлучени ми | |
SU1626384A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
SU444336A1 (ru) | Устройство синхронизации по циклам | |
SU886283A1 (ru) | Преобразователь биимпульсного сигнала в двоичный | |
SU1262736A1 (ru) | Устройство дл двухсторонней передачи и приема информации | |
SU907853A1 (ru) | Устройство дл передачи частотно-манипулированных сигналов | |
SU866771A1 (ru) | Устройство дискретной фазовой автоподстройки частоты | |
SU566386A1 (ru) | Устройство дл передачи сигналов с дельта-модул цией | |
SU383198A1 (ru) | УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛОВ с МНОГОПОЗИЦИОННОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ | |
SU965004A1 (ru) | Устройство приема сигналов фазового пуска | |
SU614549A1 (ru) | Фазовый манипул тор | |
SU1267285A1 (ru) | Калибратор приращений угла фазового сдвига | |
SU1734225A1 (ru) | Устройство многоканальной передачи информации сигналами сложной формы | |
SU1467782A1 (ru) | Устройство передачи двоичных сигналов | |
SU1150764A1 (ru) | Синтезатор частот | |
SU886254A2 (ru) | Синтезатор частот |