SU826565A1 - Аналоговое запоминающее устройство - Google Patents
Аналоговое запоминающее устройство Download PDFInfo
- Publication number
- SU826565A1 SU826565A1 SU792808029A SU2808029A SU826565A1 SU 826565 A1 SU826565 A1 SU 826565A1 SU 792808029 A SU792808029 A SU 792808029A SU 2808029 A SU2808029 A SU 2808029A SU 826565 A1 SU826565 A1 SU 826565A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- current
- differential pair
- voltage
- output
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
I
Изобретение относитс к измерительной технике и может быть использовано в устройствах преобразовани формы информации
Известны аналоговые запоминающие устроства , содержаидае коммутируемый дифференциальный каскад, токовые переключатели,. генераторы тока, элемент хранени (конденсатор ), блок автоподстройки выходного уровн , истоковый повторитель, диод 1.
Однако эти устройства обладают недостаточной точностью и малым временем хранени .
Известно устройство, содержащее источник измер емого тока, дифференциальную пару, отражатель тока, токовые ключи, генераторы тока, блок управлени , накопительный конденсатор , полевой транзистор, интегрирующее звено, усилитель 2.
Известное устройство имеет недостаточную точность.
Цель изобретени - увеличение точности.
Поставленна цель достигаетс тем, что в аналоговом запоминающем устройстве, содержащем источник измер емого напр жени ,
Claims (2)
- подключенный к базе первого транзистора первой дифференциальной пары, коллектор которого подключен ко входу отражател тока, эмиттеры первой дифференциальной пары через первый токовый ключ соединены с первым генератором тока, управл ющие входы токовых ключей соеданены с выходами блока управлени , коллектор второго транзистора первой дифференциальной пары через диод соединен с накопительньпУ1 конденсатором и затвором полевого транзистора, исток которого подключен к базе второго транзистора первой дифференциальной пары, ко второму генератору тока и выходу устройства , выход устройства через; интегрирующее звено и усилитель подключен к управл ющему входу первого генератора тока, коллекторы первых транзисторов первой и второй дифференциальной пары объединены, введена втора дифференциальна пара, база первого транзистора которой соединена с земл ной шиной, база второго транзистора которой подключена к выходу устройства, эмиттеры второй дифференциальной пары через второй токовый ключ подключены к первому генератору тока, коллекторы вторых транзисторов первой и второй дифференциальных пар соответственно через третий и четвертый токовые ключи соединены с выходом отражател тока, причем коллектор второго транзистора второй дифференциальной пары подключен к накопительному конденсатору . На чертеже представлено предлагаемое аналоговое запоминающее устройство, схема. Устройство содержит источник 1 измер емого напр жени , дифференциальные пары 2 и 3, содержащие соответственно транзисторы 4-7, токовые ключи 8-И, отражатель 12 тока, генераторы 13 и 14 тока, диод 15, нак пительный конденсатор 16, блок 17 управлени , полевой транзистор 18, интегрирующее звено 19, усилитель 20. Устройство работает следующим образом. В исходном состо нии с. блока 17 управле ни поступают потенциалы на токовые ключи 8-11, так что ключи9, 11 замыкаютс и по цепи, от отражател 12 тока через дифферен альную пару 3, токовые ключи 11, 9 к генератору 13 тока потечет ток, т.е. образуетс дифференциальный каскад усилени . Отрицательна обратна св зь образуетс подачей напр жени с положительного выхода дифференциальной пары 3, т.е. с коллектора транзистора 6 через истоковый повторитель на по левом транзисторе 18 на инвертирующий вход (базу транзистора 7)j Н инвертирующий вход дифференциальной пары 3 (база транзистора 6) соединен с земл ной шиной. Начальное смещение на коллекторе транзистора 7 определ ет генератор 14, который задает ток чере полевой транзистор 8, а следовательно, и на пр жение затвор-исток. Выходное напр жение устройства через инт грирующее звено 19 подаетс на устройство сравнени - усилитель 20, который, сравнива напр жение выхода с нулевьш потенциалом , управл ет током генератора 13 и умень шает выходное смещение, т.е. образуетс отрицательна обратна св зь по медленньп изменени м вьнсодного напр жени . На накопительном конденсаторе 16 будет фиксированный потенциал, выше потенщ1ала земли на напр жение исток-затвор полевого транзистоpa 18. При переходе устройства в режим измерений с блока управлени поступают потенциалы , которые разомкнут ключи 9, 11 и зам кнут ключи 8, 10. Дифференщ1альна пара 3 будет отключена, а вместо нее к ртражаг телю 12 тока и генератору 13 подключаетс дифференциальна пара 2, неинвертирующий вход которой (база транзистора 4) подключен к источнику измер емого напр жени , а шшертирующий вход (база транзистора 5)-к выходу устройства. В цепь отрицательной обратной св зи, т.е. между коллектором транзистора 5 и накопительным конденсатором 16 включаетс диод 15, образуетс дифференциальный каскад усилени , как и в игредыдущем случае, но с включенным в отрицатель ную обратную св зь диодом. С источника 1 измер емого напр жени на дифференциальную пару 3 поступает положительный импульс, который усиливаетс по току и зар жает через диод 15 накопительный конденсатор 16 до максимального своего амплитудного значени . Отрицательный фронт входного импульса закрывает транзистор 4, так как напр жение на базе транзистора 5 выше в момент перехода входного напр жени через максимальное значение за счет задержки скорости нарастани выходного напр жени на накопи- тельном конденсаторе 16, следовательно, потенциал коллектора транзистора 5 становитс ниже потенциала конденсатора 16 и диод 15 закрываетс . На накопительном конденсаторе 16 остаетс значение напр жени , соответствующее максимальному значению входного импульса , плюс напр жение затвор-исток полевого транзистора 18, а на выходе устройства соответственно равное ему. Посто нна времени интегрирующего звена 19 намного больше, нем врем хранени на накопительном конденсаторе 16, следовательно, цепь подстройки нулевого уровн выхода не успевает уменьшить выходное напр жение и приведенное смещение остаетс таким же, как при включенной дифференциальной паре 3. Через врем , которое достаточно дл дальнейшего измерени максимального значени входного импульса и которое намного меньше посто нной времени интегрирующего звена 19 с блока 17 управлени поступают потенциалы, отключающие токовые ключи 8, 10, включающие ключи 9, И. Начинаетс разр д накопительного конденсатора дифференциальной парой 3 до напр жени , соответствующего напр жению 16 исток-затвор полевого транзистора 18, т.е. выходное напр жение устройства будет равно входному напр жению дифферехщиальной пары 3, следовательно, нулю . Далее начинаетс медленный процесс автоподстройки нул выходного напр жени усилителем 20, т.е. устройство возвращаетс в исходное состо ние. За счет применени в устройстве дифференциального усилител , вьтолн ющего роль ключа разр да конденсатора, дрейф по температуре его уменьшаетс , как известно, до 10 мкБ/°С, т.е. определ етс дрейфом дифференциальной пары транзисторов. Максимальный дрейф его в диапазоне температур 100 С сос тавит 1 мВ что существенно расширит дина ческий диапазон и точность устройства дл минимальных измер емых сигналов. В устрой ствах измерение максимального значени сигнала с неопределенным временем поступлени сигнала необходимо определить начало сигнала .и задержать сам сигнал в линии задержки на врем , достаточное дл отключени разр дной цепи накопительного конденсатора и подклюодни входа устройства к выходу линии задержки. Насыщенные ключи, как известно, имеют большое врем восстановлени , следовательно необходима лини задержки на 0,5-1 мкс, с ишрокой полосой пропускани , что усложн ет предлагаемое устройства Применение переключаемых дифференциальных каскадов, работающих в линейном режиме усилени , уменьшает врем переключени на пор док, уменьшаетс необходимое врем задержки. В режиме хранени за счет сохранени св зей активных злементов с накопительным конденсатором, и компенсацией токов утечки путем встречного включени транзисторов с близкими параметрами и противоположными структурами (ключ 11 и транзистор 7) увеличена точность хранени в несколько раз. Применение автоподстройки нулевого выходного уровн после гашени емкости хранени уменьшает температурные погрешности как в режиме хранени , так и в режиме зациси максимального значени , так как переключаемые дифференциальные пары имеют приблизительно одинаковые статические и тем- пературные параметры. Формула изобретени Аналоговое запоминающее устройство, соде жащее источник измер емого напр жени . подключенный к базе первого транзистора первой дифференциальной пары, коллектор которого подключен ко входу отражател тока, змиттеры первой дифференциальной пары через первый токовый ключ соединены с первым , генератором тока, управл ющие входы токовых ключей соединены с выходами блока управлени , коллектор второго транзистора первой дифференциальной пары через диод соединен с накопительным конденсатором и . затвором полевого транзистора, исток которрго подключен к базе второго транзистора первой дифференциальной пары, ко второму генератору тока и выходу устройства, а выход устройства через интегрирующее звено и усилитель подключен к управл ющему входу первого генератора тока, котщекторы первых транзисторов первой и второй дифференциальной пары объединены, отличающеес тем, что, с целью увеличени точности, введена втора дафференциальна пара, база первого транзистора которой соединена с земл ной шиной, база второго транзистора которой подключена к выходу устройства , а змиттеры второй дафферейциальной пары через второй токовый ключ подключены к первому генератору тока, коллекторы вторых транзисторов первой и второй дифференциальных пар соответственно через третий и четвертый токовые ключи соединень с выходом отражател тока, причем коллектор второго транзистора второй дафференциальной пары подключен к накопительному конденсатору. Источники информации, прин тые во вннмание при экспертизе 1.Маграчев 3. П. Аналоговые измерительные преобразователи одиночных сигналов, М., Энерги , 1974, с. 88.
- 2.Авторское свидетельств СССР по за вке № 2387234/18.21,кл.Н 03 К 17/60,19.07.76.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792808029A SU826565A1 (ru) | 1979-08-07 | 1979-08-07 | Аналоговое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792808029A SU826565A1 (ru) | 1979-08-07 | 1979-08-07 | Аналоговое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU826565A1 true SU826565A1 (ru) | 1981-04-30 |
Family
ID=20845633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792808029A SU826565A1 (ru) | 1979-08-07 | 1979-08-07 | Аналоговое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU826565A1 (ru) |
-
1979
- 1979-08-07 SU SU792808029A patent/SU826565A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU656630B2 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
CA1086426A (en) | Analog voltage memory device | |
US3474259A (en) | Sample and hold circuit | |
GB1261211A (en) | Improvements in timed shared amplifiers | |
KR830008460A (ko) | 선형성 고이득 샘플링(Sampling)증폭기 | |
US4396890A (en) | Variable gain amplifier | |
GB1032940A (en) | An encoder with non-linear quantization | |
US3392345A (en) | Sample and hold circuit | |
US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
SU826565A1 (ru) | Аналоговое запоминающее устройство | |
GB1204667A (en) | Improvements relating to process and apparatus for obtaining an electrical pulse frequency from an analogue signal | |
ES470267A1 (es) | Un circuito perfeccionado de celda de memoria | |
US4050065A (en) | Dual slope analog to digital converter with delay compensation | |
US2950053A (en) | Electrical integrator | |
GB1288305A (ru) | ||
US3944920A (en) | Current measurement | |
US4542308A (en) | Sampling comparator circuit for processing a differential input | |
GB1123485A (en) | Superregenerative null detector | |
JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
SU911625A1 (ru) | Динамическое запоминающее устройство | |
GB1302354A (ru) | ||
SU1170362A1 (ru) | Пиковый детектор | |
SU1119036A1 (ru) | Устройство дл формировани непрерывных бипол рных функций | |
SU459737A1 (ru) | Устройство дл измерени напр жени электростатического генератора | |
SU590830A1 (ru) | Аналоговое запоминающее устройство |