SU807290A1 - Микропрограммное устройство управ-лЕНи - Google Patents

Description

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относитс  к вычисли«тельной технике, в частности к микропрограммным устройствам упр авлени . Известно микропрограко4ное устрой ство управлени , содержащее блок па м ти микрокоманд, регистр микрокоманда ), регистр адреса микрокоманды де&жфратор ишкрокоманд 1 . Недостатком устройства  вл етс  необходиьюсть большего количества регистров возврата и элементов св зи этих регистров с регистром адреса микрокоманд при организации возв рата из микропрограмм, что приводит к излишним затратам оборудовани . Наиболее близким по технической сущности к предлагаемому  вл етс  мнкропрогршшное устройство управлени  , содержащее пам ть микрокоман Кзоизхул которой соединены со входом регистра микрокоманд, регистр адреса микрокоманды, выходы которого че реэг деишфратор адреса микрокоманды  рдключены ко входам пам ти кшкрококанд , коммутатор, информационные выходы которого соединены с первой группой входов регистра адреса мик .рок(4аиды, дешифратор микрокоманды, .входы которого подключены к первой группе выходов регистра микрокоманд, оперативную пам ть, причем, выход регистра микрокоманд соединен с управл ющим входом коммутатора, а втора  группа выходов регистра микрокоманд соединена со второй группой входов регистра адреса микрокоманда. Известное устройство предусматривает использование шифратора, блока реверсивных формирователей тока дл  организации запоминани  и считывани  адресов возвратов из микроподпрограмм . При этом используетс  регистр регенерации, блок усилителей чтени , дешифратор адреса оперативной пам ти, а также часть объема пам ти микрокоманд дл  управлени  указанным оборудованием 2 . Недостатком устройства  вл етс  необходимость затрат большого количества оборудовани . Целью изобретени   вл етс  сокращение оборудовани . Цель достигаетс  тем, что в микропрограммном устройстве управлени , содержащем блок пам ти микрокоманд, вход которого соединен с выходом дешифратора адреса микрокоманд, а выход - со входом регистра микрокоманд , выход кода команды которого

соединен с информационным входом дешифратора микрокоманд, выход управлени  регистра микрокоманд соединен с управл ющим входом коммутатора, а выход функциональной выборки - с адрестзм входом регистра адреса микрокоманд , разр дный выход которого соединен со входом дешифратора адреса микрокоманд, а информационный вхо регистра, адреса микрокоманд соединен с информационным выходом коммутатора , блок оперативной пам ти, выход функциональной выборки регистра шскрокоманд соединен с адресным входом регистра адреса оперативной пам ти, управл ющий вход которого сгоединен с первым выходом дешифратора микрокоманд, управл ющий вход блока оперативной пам ти соединен со вторым выходом дешифратора микрокоманд , третий выход которого соединен с управл квдим входом регистра адреса микрокоманд, выход блока пам ти 1 шкрокоманд соединен с первым информационнь « входом кокмутатора, второй информационный вход которого соединен с выходом блока оперативной пам ти , информационный вход которого сЬединен с информационным выходом коммутатора.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 пам ти микрокоманд, регистр 2 микрокоманд , регистр 3 адреса оперативной пам ти, блок 4 оперативнойпам ти, дешифратор 5 микрокоманд, дешифратор 6 адреса микрокоманд, регистр 7 адреса микрокоманд, коммутатор 8, выходам 9-11 регистра микрокоманд, выходы 12-14 дешифратора микрокоманд. Выход 9  вл етс  выходом пол  управлени , управл квдий коммутатором, выход 10 - разр ды пол  кода команды , выход 11 - выход ПОЛЯ функциональной выборки, использующийс  дл  выбора адреса оперативной пам ти и старших разр дов адреса следующей микрокоманды.

Устройство работает следуклцим образом .

Микрокоманды выбираютс  из блока

1пам ти микрокоманд через дешифратор 6 адреса микрокоманд по адресу, хранимому в регистре 7 адреса микрокоманды , и засыпаетс  в регистр

2микрокоманд. Выбранна  микрокоманд ра Ьифровываетс  в дешифраторе 5 микрокоманд и формирует сигналы, управл ющие занесением информации в регистр 3 адреса оперативной пам ти,

в блок 4 оперативной пам ти и в регистр 7 адреса микрокоманд.

Адрес очередной микрокоманды формируетс  в регистре 7 адреса микрокоманд . Содержимое регистра 7 адреса микрокоманд сигналом с выхода 11 дешифратора 5 микрокоманд увеличиваетс  на единицу при выполнении всех

микрокоманд, кроме микрокоманды безусловного перехода и микрокоманды условного ветвлени .

Если выполн етс  микрокоманда безусловного перехода или микрокоманда условного ветвлени , то в регистр 7 адреса микрокоманд занос тс  старшие разр ды адреса следующе микрокоманды с выхода 11 регистра 2 микрокоманд, а младшие разр ды - через коммутатор 8 из блока 1 пам ти микрокоманд при наличии логического нул  на выходе 9 регистра 2 микрокоманд или из блока 4 оперативной пам ти при наличии логической единицы . Причем, младшие разр ды .адреса следующей микрокоманды выбираютс  из блока 4 оперативной пам ти, определ емой регистром 3 адреса Оперативной пам ти, или из  чейки блока 1 пам ти микрокоманд, адрес которой увеличен на единицу, относительно адреса микрокоманды безусловного перехода или условного ветвлени . В последнем случае не происходит дешифраци  кода адреса, занесенного и в регистр микрокоманд.

При построении микропрограмм часто возникает ситуаци , когда микропрограмма А включает в качестве микроподпрограммы микропрограмму В, котора  в свою очередь содержит микропрограмму С и т.д.

Две микропрогра1ммы С и Д будем счтать i-ранга, если они не могут Б стречатьс  одна внутри другой и не : содержит в себе микропрогра Ф1 ранга i и выше.

Дл  регистров возврата требуетс  столько  чеек, сколько рангов в организованных микроподпрограммах. При необходимости обратитьс  к микроподпрограмме i-го ранга непосредственно перед микроподпрограммой выполн юс  микрокоманда Выбор РОН, стробируквда  занесение информации с выходов 11 регистра 2 микрокоманд в регистр 3 адреса оперативной пам ти, и микрокоманда Загрузка РОН, формирующа  импульс разрешени  записи по информационным входги в  чейку блока 4 оперативной пам ти, определ емой регистром 3 адреса оперативной пам ти, кода адреса возврата, поступающего из  чейки блока 2 пам ти микрокоманд, адрес которой увеличен на единицу относительно адреса микрокоманды Загрузка РОН. В последнем случае не происходит дешифраци  кода адреса возврата, занесенного и в регистр микрокоманд.

Claims (2)

1. Дл  выхода из микроподпрограммы после выполнени  последней микроко- манды микроподпрограммы должны вьщолЪ тьс  микрокса 1анда Выбор РОН, стрббирующа  занесение информации с выходов 11 регистра 2 микрокоманд в регистр адреса оперативной пам ти 3. и микрокоманда безусловного перехода или микрокоманда условного вет лени  с единичным сигналом на выходе 9 регистра 2 микрокоманд. В регистр 7 адреса микрокоманд занос тКг  старшие разр ды адреса следующей микрокоманды с выходов 11 регистра 2 микрокоманд, а младшие разр ды .чер дсх- мутатор 8 из  чейки блока 4 оперативной пам ти, определ емой-perHC ром 3 адреса оперативной пам ти. Таким образом, в регистре 7 адре са микрокоманд сформирован адрес ми рокоманды, к которой необходимо вер нутьс . Изобретение позвол ет получить существенный выигрыш в аппаратуре дл  процессов, в которых можно выдел ть одинаковые участки микропрог Дл  текущего хранени  констант, признаков состо ний, кодов ошибок используетс  оставшийс  объем . При этом отсутствуют элементы св зи, шифратор, регистр регенерации , блок реверсивных- формирователе тока, блок усилителей чтени , дешиф ратор адреса оперативной пам ти. Уменьшаютс  габариты, увеличиваетс  надежность. Формула изобретени  Микропрограммное устройство управлени , содержащее блок пам ти ми рокоманд, вход которого соединен с выходом дешифратора адреса микрокоманд , а выход - со входом регистра микрокоманд, выход кода команды которого соединен с информационным входом дешифратора микрокоманд, выход управлени  регистра микрокоманд соединен с управл ющим входом коммутЗтора , а выход функциональной выборки - с адресным входом регистра адреса микрокоманд, разр дный выход которого соединен со входом дешифратора адреса микрокоманд, а информационный вход регистра адреса микрокоманд соединен с информационным выходом коммутатора, блок оперативной пам ти, отличающеес  тем, что, с целью сокращени  оборудовани , выход функциональной выборки регистра микрокоманд соединен с адресным входом регистра адреса оперативной пам ти, управл ющий вход ког торого соединен с перёым выходом дешифратора микрокоманд, управл ющий 1 вход блока оперативной пам ти соединен со вторым выходом дешифратора микрокоманд , третий выход которого соединен с управл ющим входом регистра адреса микрокоманд, выход блока пам ти микрокоманд соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом блока оперативной пам ти, информационньй вход крторого соединен с информационным выходом коммутатора. Источники информации, прин тые во внимание при экспертизе 1. Кассой. Микропрограммное управление , кн. 1. Мир, 1973, с. 38 и 43, рис. 2.1, 2.3.
2. 2. Авторское свидетельство СССР № 519711, кл. G 06 F 9/16, 1974 (прототип).