SU771861A1

SU771861A1 - Pulse delay device

Info

Publication number: SU771861A1
Application number: SU792705493A
Authority: SU
Inventors: Михаил Григорьевич Факторович; Олег Нилович Мирошников; Давид Львович Браудо
Original assignee: Научно-Исследовательский И Опытно- Конструкторский Институт Автоматизации Черной Металлургии "Нииачермет"
Priority date: 1979-01-03
Filing date: 1979-01-03
Publication date: 1980-10-15

Description

Изобретение относитс к области радиотехники и может быть использовано в радиолокации, схемах временНЬЕС дискриминаторов, устройствах автоматики . Известно устройство дл задержки импульсой, содержащее генератор тактовых импульсов, счетчики, запоминакнцее .ус тройство, схему сравнени кодов , элементы И и триггеры 1 . Устройство задерживает входные им пульсы случайной длительности на посто нную величину, однако импульсы, по вл ющиес на выходе устройства, посто нной длительности, не завис щей от длительности входных импульсов . Целью изобретени вл етс расширение функциональных возможностей устройства путем обеспечени зависимости длительности выходных импульсов от длительности входньлх импульсов . Дл достижени цели в устройство дл задержки импульсов, содержащее генератор тактовых импульсов, два счетчика, первый из которых св зан со схемой сравнени кодов через запоминающе« устройство, а второй непосредственно , два управл емых пер вым и вторым триггерами соответственно элемента И, выход каждого из которых подключен к соответствующему счетчику импульсов, третий элемент И, входы которого соединены с соответствующими поразр дными выходами второго счетчика, а выход - с единичным входом первого триггера, причем выход генератора тактовых импульсов соединен с вторыми входами первого и второго элемента И, нулевой вход первого триггера, единичный вход второго триггера, вход второго запоминающего устройства, выход которого подключен к сбросовому входу первого счетчика, соединены с входом устройства, выход схемы сравнени кодов соединен со сбросовым входом первого запоминающего устройства и нулевым входом второго триггера, введены элементы ИЛИ и И, реверсивный счетчик, .дешифратор, генератор высокой частоты и дополнительный триггер. Причем элемент ИЛИ св зан первым входом с нулевым входом первого и единичным входом второго триггеров , вторым входом с пр мым выходом дополнительного триггера, а выходом С первым входом введенного элемента И, подключенного вторым входом к выходу генератора высокой частоты, а выходом к входу реверсивного счетчика , шины сложени и вычитани которого св заны с пр мым и инверсивным выходами второго триггера, выходы через дешифратор соединены с нулевыгвходом дополнительного триггера, единичный вход которого подключен к выходу схемы сравнени кодов.The invention relates to the field of radio engineering and can be used in radiolocation, time schedules of discriminators, automation devices. A device for delaying a pulse is known, comprising a clock pulse generator, counters, a memory unit, a code comparison circuit, AND elements and triggers 1. The device delays the input pulses of random duration by a constant value, however, the pulses appearing at the output of the device are of a constant duration, independent of the duration of the input pulses. The aim of the invention is to expand the functionality of the device by ensuring the dependence of the duration of the output pulses on the duration of the input pulses. To achieve the goal, a device for delaying the pulses contains a clock pulse generator, two counters, the first of which is connected to the code comparison circuit through the memory device, and the second directly, two controlled by the first and second triggers of the And element, each of which are connected to the corresponding pulse counter, the third element I, the inputs of which are connected to the corresponding bitwise outputs of the second counter, and the output - to the single input of the first trigger, and the generator output and the clock pulses are connected to the second inputs of the first and second element I, the zero input of the first trigger, the single input of the second trigger, the input of the second storage device, the output of which is connected to the reset input of the first counter, are connected to the input of the device, the output of the code comparison circuit is connected to the reset input the first memory device and the zero input of the second trigger, introduced the elements OR and AND, the reversible counter, the descrambler, the high frequency generator and the additional trigger. Moreover, the OR element is connected with the first input with the zero input of the first and the single input of the second trigger, the second input with the forward output of the additional trigger, and the output With the first input of the input element AND connected to the output of the high-frequency generator and the output of the reversible counter , the addition and subtraction buses of which are connected to the direct and inverse outputs of the second trigger, the outputs through the decoder are connected to the zero output of the additional trigger, whose single input is connected to the output of the circuit lookup codes.

На чертеже представлена структурна схема устройства дл задержки импульсов.The drawing shows a block diagram of a device for delaying pulses.

Устройство содержит.триггер 1, .элемент И 2, счетчик 3, запоминающее устройство 4, элемент ИЛИ 5,элемент И б, .реверсивный счетчик7,запоминающее устройство 8, генератор высокой частоты 9, генератор 10 тактовых импульсов, дешифратор 11,схему сравнени кодов 12, триггер 13, элемент 14, счетчик 15, элемент И 16, триггер Д7. Входной импульс принимаетс на клемму 18, .задержан .ный импульс снимаетс с клеммы 19.The device contains trigger 1, element 2, counter 3, memory 4, element OR 5, element b, reversible counter 7, memory 8, high frequency generator 9, generator 10 clock pulses, decoder 11, code comparison circuit 12, trigger 13, element 14, counter 15, element And 16, trigger D7. An input pulse is received at terminal 18, a delayed pulse is removed from terminal 19.

Устройство дл задержки импульсов работает следующим образом.The pulse delay device operates as follows.

В исходном состо нии триггеры 13 и 17 наход тс в нулевом, а триггер 1 - в единичном состо нии. Элемент И 2 открыт,, элемент И б закрыт, на обоих входах элемента ИЛИ 5 сигнал отсутствует. Тактовые импульсы с вы.хода генератора 10 через элемент И 2 поступают на счетный вход счетчика 3. Счетчик 3 находитс в состо нии отсчета импульсов, запоминающее устройство 4 - в нулевом состо нии.In the initial state, the triggers 13 and 17 are in the zero state, and the trigger 1 is in the single state. Element And 2 is open, element And b is closed, at both inputs of element OR 5 there is no signal. The clock pulses from the output of the generator 10 through the element 2 are fed to the counting input of the counter 3. The counter 3 is in the state of counting of the pulses, the memory 4 is in the zero state.

8счетчике 15 записано число-тактовых импульсов, которое укладываетс в интервале времени Т -Т, равном времени задержки выходного импульса относительно входного, где Т - период следовани входных импульсов,8, the counter 15 records the number of clock pulses, which is placed in the time interval T-T, equal to the delay time of the output pulse relative to the input pulse, where T is the period of the pulse following the input pulses,

С- посто нна величина, равна -времени опережени задержанного импульса относительно последующего входного импу5 ьса. При числе тактовых импульсов , соответствующем времени С , на выходе элемента И 14 по вл етс импульс. К моменту прихода входного импульса в счетчике 3 записываетс число тактовых импульсов, соответствующее времени Т - Т.C is a constant value, equal to the time delayed by the delayed pulse relative to the subsequent input pulse. With the number of clock pulses corresponding to time C, an output appears at the output of AND 14. By the time of arrival of the input pulse, the number of clock pulses corresponding to the time T - T is recorded in the counter 3.

По приходе на клемму 18 входного импульса на врем его длительности открываетс элемент ИЛИ 5 и импульсы С выхода генератора высокой частотыUpon arrival at the input pulse terminal 18, the element OR 5 and the pulses from the output of the high-frequency generator are opened for the duration of its duration.

9через открытый элемент И 16 поступают на вход реверсивного счетчика 7 подключенного инверсивным выходом триггера 13 на сложение поступающих на его вход импульсов. К моменту окончани входного импульса в счетчике 7 оказываетс записанным число соответствующее случайной длительности входного импульса.9 through the open element And 16 is fed to the input of the reversible counter 7 connected by the inverse output of the trigger 13 to the addition of incoming pulses to its input. By the time the input pulse ends, the number in the counter 7 is recorded, which corresponds to the random duration of the input pulse.

По приходе входного импульса счетчик 15 и триггер 1 устанавливаютс в нулевое состо ние. При этом элемент И 2 закрываетс и поступление тактовых импульсов с генератора 10 на вход счетчика 3 прекращаетс .Триггер 13 устанавливаетс в единичное состо ние, при котором элемент И б открываетс и на вход счетчика 15 начинают поступать тактовые импульсы . При этом производитс разрешение записи числа, соответствующего времени Т -т, из счетчика 3 в запоминающе устройство 4.Upon arrival of the input pulse, the counter 15 and the trigger 1 are set to the zero state. In this case, the And 2 element is closed and the arrival of the clock pulses from the generator 10 to the input of the counter 3 is stopped. The trigger 13 is set to one when the element And b opens and the clock pulses begin to arrive at the input of the counter 15. In this case, the recording of the number corresponding to the time T-t from the counter 3 to the storage device 4 is enabled.

По окончании входного импульса запоминающее устройство 8 сбрасывает на ноль счетчик 3, а счетчик 15, который до этого был заперт, начинает считать тактовые импульсы. При наборе счетчиком 15 числа тактовых импульсов, соответствующего времени Т , срабатывает элемент И 14 и на его выходе по вл етс импульс, который устанавливает триггер 1 в единичное состо ние.At the end of the input pulse, the storage device 8 resets the counter 3 to zero, and the counter 15, which was previously locked, starts counting the clock pulses. When the counter dials the number of clock pulses corresponding to the time T, the element 14 triggers and at its output a pulse appears that sets trigger 1 to one state.

Тактовые импульсы с генератора 10 тактовых импульсов через элемент И 2 начинают поступать на вход счетчика 3, который работает в течение времени Т - Т. При наборе счетчиком 3 числа тактовых импульсов, соответствующего этому времени, равного записанному в запоминающем устройстве 4, срабатывает схема сравнени кодов 12 и на ее выходе по вл етс задержанны импульс посто нной длительности, который устанавливает запоминающее устройство 4 и триггер 13 в нулевое, а триггер 17 в единичное состо ние. Сигнал 1 с выхода триггера 17 открывает элемент ИЛИ 5, код реверсивного счетчика 7, подключенного триггером 13 на вычитание поступающих на его вход импульсов, начинает уменьшатьс . По достижении кодом счет;чика нул на выходе дешифратора 11 по вл етс импульс, который устанавливает триггер 17 в нулевое состо ние , чем запрещает дальнейший счет счетчиком 7 импульсов с генератора 10. Далее процессы повтор ютс .Clock pulses from a generator of 10 clock pulses through an element And 2 begin to arrive at the input of counter 3, which runs for a time T - T. When the counter dials 3 into the number of clock pulses corresponding to this time equal to that recorded in memory 4, the code comparison circuit works 12 and a pulse of constant duration appears at its output, which sets the memory 4 and the trigger 13 to zero, and the trigger 17 to one state. The signal 1 from the output of the trigger 17 opens the element OR 5, the code of the reversible counter 7 connected by the trigger 13 to subtract the pulses arriving at its input, begins to decrease. When the code reaches the count; a zero at the output of the decoder 11 appears a pulse that sets the trigger 17 to the zero state, which prohibits further counting by the pulse counter 7 from the generator 10. Next, the processes are repeated.

Таким образом, с выхода ycTpoJ)ства - клеммы 19 снимаютс импульсы. Задержанные на врем Т -Т, причем С- посто нна величин а, определ ема частотой генераторй 10 тактовых импульсов и числом дешифрируемым элементом И 14, и не завис ща от частоты следовани входных импульсов. При этом длительность выходного импульса соответствует длительности входного.Thus, from the output of ycTpoJ) - terminals 19 pulses are removed. Delayed by time T –T, with C being a constant of a, determined by the frequency of the generator 10 clock pulses and the number of the element to be decoded And 14, and not dependent on the frequency of the input pulses. The duration of the output pulse corresponds to the duration of the input.

Предлагаемое устройство выгодно отличаетс от прототипа, так как при простом схемном решении оно имеет дополнительные функциональные качества.The proposed device favorably differs from the prototype, since with a simple circuit solution it has additional functional qualities.

Claims

1. USSR author's certificate No. 529554, cl. H 03 K 5/153, 15.04.75

5 (prototype).