[go: up one dir, main page]

SU769758A2 - Digital demodulator of frequency-modulated signals - Google Patents

Digital demodulator of frequency-modulated signals Download PDF

Info

Publication number
SU769758A2
SU769758A2 SU782643799A SU2643799A SU769758A2 SU 769758 A2 SU769758 A2 SU 769758A2 SU 782643799 A SU782643799 A SU 782643799A SU 2643799 A SU2643799 A SU 2643799A SU 769758 A2 SU769758 A2 SU 769758A2
Authority
SU
USSR - Soviet Union
Prior art keywords
frequency
divider
block
circuit
signal
Prior art date
Application number
SU782643799A
Other languages
Russian (ru)
Inventor
Евгений Петрович Ларичев
Александр Петрович Михайлов
Евгений Николаевич Океанов
Иван Иванович Родькин
Original Assignee
Предприятие П/Я Р-6120
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6120 filed Critical Предприятие П/Я Р-6120
Priority to SU782643799A priority Critical patent/SU769758A2/en
Application granted granted Critical
Publication of SU769758A2 publication Critical patent/SU769758A2/en

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

1one

Изобретение относи пс  к радиотехни ке и может быть использовано при приеме дискретной информации.The invention relates to radio engineering and can be used to receive discrete information.

По основному авт. св. № 545091 известен цифровой демодул тор частотно-модулированных сигналов, содержащий последовательно соединенный опорный генератор , первый ограничитель и делитель частоты и последовательно Соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку, а также фильтр иижних частот, подаслюченный к рещающей схеме, и схе.му запуска, блок определени  рабочей полосы частот и последовательно соединенные дещифратор, сум матор, ключевую схему и блок сра1внени , выход которого соединен с фильтром нижних частот , а дифференцирующа  цепочка через схему запуска подключена к делителю частоты , соответствующие входы которого соединены с дещифратороМ и блоком определени  полосы частот, выход когорого подключен к управл ющему входу ключевой схемы, при этом второй выход схемы запуска соединен с соответствующими входами дешифратора и блока определени  рабочей полосы частот 1.According to the main author. St. No. 545091 is known for a digital demodulator of frequency-modulated signals, comprising a series-connected reference oscillator, a first limiter and a frequency divider and a serially connected band-pass filter, a second limiter and a differentiating chain, as well as a lower frequency filter, connected to a coupling circuit, and a trigger circuit. , a unit for determining the working frequency band and a series-connected decipher, summator, key circuit and match unit, the output of which is connected to the low-pass filter and the differential The start-up circuit is connected via a start circuit to a frequency divider, the corresponding inputs of which are connected to a decryption unit and a frequency band detection unit, the output is connected to the control input of the key circuit, while the second output of the start circuit is connected to the corresponding inputs of the decoder and the operating bandwidth block 1 .

Однако такой демодул тор обладает низкой помехоустойчивостью.However, such a demodulator has low noise immunity.

Цель изобретени  - повыщение точности .The purpose of the invention is to increase accuracy.

Дл  этого в цифровой демодул тор частотно-модулир01ванных сигналов, содержащий последовательно соединенные опорный генератор, первый опра.ничитель и делитель частоты и последовательно соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку,For this purpose, in a digital demodulator of frequency-modulated signals, comprising a series-connected reference oscillator, a first op-taler and a frequency divider and a series-connected band-pass filter, a second limiter, and a differentiating chain,

10 а также фильтр нижние частот, подключенный к решающей схеме, и схему запуска, блок опре делени  рабочей полосы частот и носледовательно соединенные дешифратор, сумматор, ключева  схема и10 as well as a low-pass filter connected to the decision circuit, and a start circuit, a block for determining the working frequency band and a successively connected decoder, adder, key circuit and

15 блок сравнени , выход которого соединен с фильтром нижних частот, а дифференцирующа  цепочка через схему запуска подключена к делителю частоты, соответствующие выходы которого соединены с дешифратором и блоком определени  полосы частот, выход которого подключен к управл юп;ему входу ключевой схемы, при этом второй выход схемы запуска сое.диHeiH с соответствующими входа-ми дешифратора и блока определени  рабочей полосы частот, введены блок управлени  и блок оперативной пам ти, при этом выход дифференцирующей цепочки и выход первого ограничител  через блок упра влени 15, a comparison unit, the output of which is connected to a low-pass filter, and a differentiating chain, through a startup circuit, is connected to a frequency divider, the corresponding outputs of which are connected to a decoder and a frequency band determination unit, the output of which is connected to the control unit; the output of the start circuit soya diHeiH with the corresponding inputs of the decoder and the unit for determining the working frequency band; the control unit and the operational memory unit are entered, the output of the differentiating chain and the output of the first limiter through the control unit

30 подключен к первому входу делител  чаСТОТЫ , между вторым входом и ДОПОЛНИтельньм выходом которого включен блок оперативной пам ти, выход которого подключен к соответствующему входу блока управлени .30 is connected to the first input of the clock frequency divider, between the second input and the ADDITIONAL output of which the memory unit is turned on, the output of which is connected to the corresponding input of the control unit.

На чертеже дана структурна  электрическа  схема демодул тора.The drawing shows a structural electrical circuit of the demodulator.

Демодул тор содерЖИт опорный генератор 1, ограничители 2, 3, делитель 4 частоты , полосовой фильтр 5, дифференцирующую цепочку 6, фильтр 7 нижних частот, решающую схему 8, схему запуска 9, блок 10 определени  рабочей полосы частот, дешифратор 11, сумматор 12, ключевую схему 13, блок 14 сравнени , бло1к 15 ун,ра;влени  и блок 16 оперативной пам ти.The demodulator contains a reference generator 1, limiters 2, 3, a divider 4 frequencies, a band-pass filter 5, a differentiating chain 6, a low-pass filter 7, a decision circuit 8, a start circuit 9, a block 10 for determining the working frequency band, a decoder 11, an adder 12, key circuit 13, comparison unit 14, block 15 un, pa; events and operative memory block 16.

Работает демодул тор следующем образом .Works demodulator the following way.

Поступающие на вход демодул тора сигналы фильтруютс  в полосовом фильтре 5 и ограничиваютс  в ограничителе 3. Пр моугольна  последовательность часготно-манипули;рованных импульсов с ограничител  3 поступает -на дифференцирующую цепочку 6. С выхода дифференцирующей цеиомаси 6 короткие импульсы, соответствующие переходам сигналов через нуль, поступают ,на схему запуска 9 и блок 15. Схемой запуска 9 по сигналам с диффе|ренци1рующей цепочки 6 вырабатываютс  импульсы начала делени  частоты опорных -колебаний делителем 4 и импульсы опроса дешифратора И и блока 10, следующие с периодам частоты действующего на входе сигнала. Импульсы начала делени  частоты следуют непосредственно за импульсамн опроса и устанавливают в исходное состо -ние делитель 4 и операти,впую пам ть блока 16. Импульсы, поступающие с дифференцирующей цепочки 6 на блок 15, во времени совпадают с импульсами начала делени  частоты опорных колебаний . Блок 15 по сипналам с дифференцирующей цепочки 6 и блока 16 раз.решает прохождение опорных колебаний от опорного генератора 1 через ограничитель 2 иа основной вход делител  4, если   блок 16 не было записано сигнала перехода состо ни  делител  4 за установленный порог, и запрещает подачу опорных колебаний на делитель 4, если произошла запись сипнала перехода состо ни  делител  4 за установленный порог в блок 16.The signals arriving at the input of the demodulator are filtered in bandpass filter 5 and are limited in limiter 3. The rectangular sequence of frequency-manipulated pulses from limiter 3 goes to differentiating chain 6. From the output of differentiating signal 6, short pulses corresponding to zero signal transitions, arrive at the start-up circuit 9 and block 15. The start-up circuit 9 generates pulses for the beginning of the division of the frequency of the reference oscillations of the divider 4 and the interrogation pulses from the signals with differentiating chain 6 And fratora and the block 10, the following periods with the frequency acting on the input signal. The frequency division start pulses immediately follow the polling pulse, and a divider 4 is set to the initial state, and the memory of block 16 is reset. The pulses coming from the differentiating chain 6 to block 15 coincide in time with the pulses of the beginning of the frequency division of the reference oscillations. The block 15, according to sipnals from the differentiating chain 6 and the block 16 times, allows the reference oscillations to pass from the reference generator 1 through the limiter 2 and the main input of the divider 4, if the block 16 has not recorded the transition signal of the divider 4 beyond the set threshold, and prohibits the flow of the reference fluctuations on the divider 4, if there was a record of the transition state of the divider 4 state over the set threshold in block 16.

После импульса -начала делени  делитель 4 начинает делить частоту опорных колебаний. Процесс делени  продолжаетс  до пр.ихода ймпулыса «проса, т. е. промежуток времени, равный периоду частоты входного сигнала.After the impulse-beginning of the division, divider 4 begins to divide the frequency of the reference oscillations. The division process continues until the momentum of the millet is received, i.e. a period of time equal to the period of the frequency of the input signal.

Если «а входе демодул тора действует сигнал с частотой, наход щейс  в рабочей полосе частот, то за -период входного сигнала делитель 4 П1р мет соответствующее состо ние. По импульсу опроса блок 10 вырабатывает сигнал, открывающий .ключевую схему 13 и, следовательно, сигнал с выхода дешифратора 11 через сумматор 12 поступает на обработку в блоке 14, фильтре 7 и решающей схеме 8. В результате обработки произойдет демодул ци  информационной посылки «1 пли «О в соответствии с частотой входного сигнала.If "at the input of the demodulator, a signal acts with a frequency that is in the working frequency band, then for the input signal, the divider is 4 P1p m the corresponding state. According to the polling pulse, block 10 generates a signal that opens the key circuit 13 and, therefore, the signal from the output of the decoder 11 through the adder 12 enters the processing in block 14, filter 7 and the decisive circuit 8. As a result of processing, the information parcel 1 or “O according to the frequency of the input signal.

Если «а входе демодул тора действует сигнал с частотой выше .наивысшей частоты рабочей полосы, то врем  делени  опорных колебаний будет меньше предыдущего , и состо ние делител  4 не дойдет до разрешенного, блок 10 будет выдавать сигнал , закрывающий ключевую схему 13. Таким образом демодул ци  входного сигнала в этом случае производитьс  не будет.If "at the input of the demodulator, a signal with a frequency higher than the highest frequency of the operating band is in effect, then the division time of the reference oscillations will be less than the previous one, and the state of divider 4 will not reach the allowed one, unit 10 will produce a signal that closes the key circuit 13. Thus The input signal will not be output in this case.

Если на входе демодул тора действует сигнал с частотой, в кратное число раз ниже рабочих частот, деление опорных колебаний будет происходить более длительное врем , произойдет переход состо ни  делител  4 за уотановлен1ный порог, о чем Б блок 16 запишетс  соответствующий сигнал . При этом на блок 15 поступает сигнал , запрещающий подачу опорных колебаний на делитель 4.If at the input of the demodulator a signal acts with a frequency that is a multiple of times the operating frequencies, the division of the reference oscillations will take a longer time, the state of divider 4 will go beyond the threshold, which B will write the corresponding signal. In this case, the block 15 receives a signal prohibiting the supply of reference oscillations to the divider 4.

Делитель 4 будет сохран ть свое состо ние до момента фор.мировани  импульса опроса. ДеЩифратар И и блок 10 определ ет это состо ние как запрещенное и, следовательно , демодул ци  такого сигнала производитьс  не будет.Divider 4 will maintain its state until the moment when the polling pulse has been generated. The block generator 10 and block 10 defines this state as forbidden and, therefore, demodulation of such a signal will not be produced.

В предложенном демодул торе в отличие от известных уст ройств исключаютс  ощибк1и кратности.In the proposed demodulator, in contrast to the known devices, the multiplicity errors are excluded.

В результате их устранени  повышаетс  верность приема дискретной информации в УСЛО.ВИЯХ действи  мощных сосредоточенных помех, существующих в перегруженных лини х про-водной и радиосв зи.As a result of their elimination, the accuracy of receiving discrete information in CONFERENCE is increased. The effects of powerful concentrated noise existing in overloaded wire and radio communication lines.

Claims (1)

1. Авторское свидетельство СССР № 545091, . Н 04L 27/10, 1974 (прототип ).1. USSR author's certificate No. 545091,. H 04L 27/10, 1974 (prototype).
SU782643799A 1978-07-11 1978-07-11 Digital demodulator of frequency-modulated signals SU769758A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782643799A SU769758A2 (en) 1978-07-11 1978-07-11 Digital demodulator of frequency-modulated signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782643799A SU769758A2 (en) 1978-07-11 1978-07-11 Digital demodulator of frequency-modulated signals

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU545091 Addition

Publications (1)

Publication Number Publication Date
SU769758A2 true SU769758A2 (en) 1980-10-07

Family

ID=20776696

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782643799A SU769758A2 (en) 1978-07-11 1978-07-11 Digital demodulator of frequency-modulated signals

Country Status (1)

Country Link
SU (1) SU769758A2 (en)

Similar Documents

Publication Publication Date Title
US3233181A (en) Frequency shift signal demodulator
GB1445163A (en) Variable-rate data-signal receiver
US4535297A (en) Binary signal demodulator with comparative value decision circuitry
JPS6016145B2 (en) Clock signal extraction method
US3023269A (en) Frequency and phase shift system for the transmission of coded electric signals
SU769758A2 (en) Digital demodulator of frequency-modulated signals
US4905218A (en) Optical multiplex communication system
US4068174A (en) Digital carrier wave detect circuitry
SU1107321A1 (en) System for transmitting voice-frequency carrier telegraphy signals
SU995339A2 (en) Device for monitoring carrier frequency
SU1053319A1 (en) Digital demodulator of frequency-modulated signals
SU769757A2 (en) Digital demodulator of frequency-modulated signals
SU580656A1 (en) Device for interlocking telegraphic receiver output in the presence of noise in communication channel
RU214290U1 (en) TWO-CHANNEL HYDRO-ACOUSTIC OBJECT CONTROL DEVICE WITH RECEIVING A CONTROL COMMAND
RU2017339C1 (en) Discrete fm detector
SU580657A1 (en) Multilevel pseudorandom signal digital receiver
SU801297A1 (en) Digital frequency discriminator
SU653758A1 (en) Reference signal discriminating device
SU1758600A1 (en) Device for control of phase and frequency characteristics of four-poles
SU836817A1 (en) Digital frequency detector
US4081130A (en) Filter-type pulse detection means
SU1525930A1 (en) Device for receiving relative bi-pulse signal
SU1474674A1 (en) Digital correlator
SU440801A1 (en) Device for auto-selection of in-phase sequence of synchronization pulses when receiving signals with phase-difference manipulation
SU500570A1 (en) Device for converting input signal in synchronization systems