SU754439A1 - Логарифмический преобразовательi - Google Patents

Description

Изобретение относится к аналоговой вычислительной технике и может быть использовано в информационно-вычислительных преобразователях при посгрое- , нии устройств для вычисления логарифмов. ⁵

Известен логарифмический преобразователь, содержащий усилитель, генератор экспоненциального напряжения, генератор тактовых импульсов, импульсный делитель напряжения, триггер, безинер— ционный сумматор, схему сравнения, логический элемент запрета

Однако такой преобразователь имеет невысокое быстродействие.

Наиболее близким техническим решением к изобретению является логарифмический преобразователь, содержащий логарифмический блок, источник входного. сигнала, источник опорного напряже— _Μ ния, сумматор, пороговое устройство, блок управления и два управляемых делителя, причем источник входного сигнала через первый управляемый делитель сое2

динен со входами логарифмирующего блока и порогового устройства, выход которого подключен к блоку управления, связанному с управляющими входами управляемых делителей, а выход логарифмирующего блока подключен к одному из входов сумматора, другой вход которого через второй управляемый делитель связан с источником опорного напряжения

М.

Однако это устройство имеет малое быстродействие, определяемое временем

Ч’ ’ <υ

где - время срабатывания порогового устройства;

Е^ - время срабатывания блока управления;

Е^ - время переключения первого управляемого делителя;

Ед — время срабатывания логарифмирующего блока;

754430

{; - время срабатывания сумматора;

N - количество последовательных переключений первым управ,— ляемым делителем, ₅

что в конечном счете увеличивает динамическую погрешность преобразования при относительно быстроизменяющемся входном сигнале.

Целью изобретения является увеличение быстродействия логарифмического преобразователя.

Поставленная цель достигается тем, что в логарифмический преобразователь, содержащий источник входного сигнала, 15 выход которого через первый управляемый делитель подключен к входу логариф» мического блока, выход которого подключен к первому входу сумматора, второй вход которого через второй управляемый 20 делитель подключен к выходу источника опорного напряжения, введены И пороговых блоков, входы которых подключены к выходу источника входного сигнала, а выходы - к управляющим входам 25 управляемых делителей.

На чертеже представлена функциональная схема логарифмического преобразователя.

Преобразователь содержит источник 30 1 входного сигнала, управляемый делитель 2, логарифмирующий блок 3, сумматор 4, второй управляемый делитель 5, источник 6 опорного напряжения, пороговые блоки 7, 8 и 9. 35

Логарифмический преобразователь работает следующим образом.

Подлежащий преобразованию сигнал иэ источника 1 входного сигнала одновременно поступает на вход управляемого 40 делителя 2 и пороговых блоков 7, 8 и

9. На выходах пороговых блоков появляются управляющие сигналы только в том случае, когда значение входного сигнала X превышает значения установленных по— 45 рогов, т. е. когда

Χ7Χθ(νθ,±1,±2,...), (2)

где Х_о ~ значение порогового сигнала, ₅θ эквивалентное значению основания логарифма логарифмирующего блока 3;

ί - порядковый номер порогового

блока. 55

Выходные сигналы с выхода пороговых устройств 7, 8 и 9 одновременно поступают на управляющие входы управляемых делителей 2 и 5, в результате на выходе логарифмирующего блока 3 вырабатывается сигнал, определяемый выражением

Л’К>8-х_ок₂х, ,з,

где К 2 ” коэффициент передачи управляемого делителя 2, а на выход управляемого делителя 5 от источника 6 опорного напряжения пропускается сигнал

/^4>

где - значение сигнала от источника 6 опорного напряжения, равное логарифму сигнала, эквивалентное значению основания

. логарифма логарифмирующего блока 3;

- коэффициент передачи делителя 5.

В дальнейшем сигналы Ί, и 7₂ суммируются на сумматоре 4.

В предлагаемом преобразователе вре- . мя для выполнения операции логарифмиро- . вания определяется выражением

4. -^4- Ч-4 ++· +£ (5)

Из сопоставления формулы (5) с (1) видно, что при всех одинаковых условиях

Следовательно, предлагаемый преобразователь имеет большее быстродействие.

Claims (1)

1. Формула изобретения

   Логарифмический преобразователь, содержащий источник входного сигнала, выход которого через первый управляемый делитель подключен к входу логарифмического блока, выход которого подключен к первому входу сумматора, второй вход которого через второй управляемый делитель подключен к выходу источника опорного напряжения, отличающийся тем, что, с целью повышения быстродействия, в него введены И пороговых блоков, входы которых подключены к выходу источника входного сигнала, а выходы — к управляющим входам управляемых делителей.