SU643868A1 - Вычислительное устройство - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и автоматики и может быть использовано при построении устройств вычитани  и суммировани  двух импульсных последовательностей , а также при построении импульснофазового преобразовател , основанного на принципе суммировани  приращений кода.

Устройством, реализующим сложение и вычитаний импульсных последовательностей ,  вл ето  импульсно-фазовый преобразователь Щ.

При использовании такого устройства возможны как неполное вычитание импульсов , так и сли ние их при сложении что приводит к сбою устройства и по влению ложной информации на его выходе

Наиболее близким аналогом  вл етс  вычислительное устройство, содержащее триггеры и элемент НЕ, причем вход элемента НЕ подключен к первой входной шине устройства, единичные входы первого и второго триггеров соединены

между собой, нулевой вход первого триггера подключен ко второй входной шине, а нулевой вход второго триггера - к нулевому выходу первого триггера Г2|.

Такое устройство реализует лишь вычитанир из текущего значени  частоты ее начального значени .

Целью насто щего изобретени   вл ет с  расширение функциональных возможностей , заключающеес  в возможности сложени  импульсных последовательностей .

Указанна  цель достигаетс  тем, что устройство дополнительно содержит формирователи импульсов, элементы И и ИЛИ, причем входы первого и второго формирователей импульсов подключены соответственно к первой входной шине и выходу элемента НЕ, выход второго формировател  импульсов подключен к нулевому входу третьего триггера и к первому входу первого элемента И, второй вход которого подключен к нулевому выходу второго триггера, а выход к первым входам второго и третьего элементов И, вторые входы которых подключены соответственно к первой и второй управл ющим шинам, а выходы соответственно к первому входу элемента ИЛИ и единичному входу третьего триггера, нулевой выход которого соединен с первым входом четвертого элемента И, второй вход которого подключен к выходу первого формировател  импульсов и единичным вхбдам первого и второго триггеров, а выход - ко второму входу элемента ИЛИ, выход которого подключен к выходной шине устройства .

На фиг. 1 изображена функциональна схема устройства; на фиг. 2 - временна  диаграмма работы устройства.

Устройство содержит первый 1. и втрой 2 триггеры, единичные входы которых соединены между собой и с выходом первого формировател  импульсов 3, вход которого св зан с первой входной шиной устройства, по которой подаетс  основна  импульсна  последовательность о пп со входом элемента НЕ 4, Нулевой вход первого триггера соединен со второй входной шиной устройства, по которой подаетс  унитарный код f ц) S нулевой выход - с нулевым входом второго триггера 2. Устройство содержит также второй формирователь импульсов 5, вход которого соединен с выходом элемента НЕ 4, элемент И 6, элемент И 7, элемент И 8, триггер 9, элемент И 10 и элемент ИЛИ 11. элемента ИЛИ св зан с выходной шиной устройства, на которую выдаетс  импульсна  последовательность у 1,а входы с выходом элемента И 8 и с выходом элемента И 10. Один вход элемента И 10 соединен с единичными входами первого и второго триггеров 1 и 2 и с выходом первого формировател  импульсов 3, а другой вход - с нулевым выходом триггера 9. Единичный вход триггера 9 соединен с выходом элемента И 7, а нулевой вход - с выходом второго формировател  импульсов 5 и одним входом элемента И 6, другой вход которого соединен с нулевым выходом второго триггера 2. Выход элемента И 6 соединен с первыми входами элементов И 7 и 8. Второй вход элемента И 8 соединен с первой управл ющей шиной устройства, по которой подаетс  сигнал сложение а второй

ВХОД элемента И 7 соединен со второй управл ющей шиной устройства, по которой подаетс  сигнал вычитание.

Устройство работает следующим образом . На первую входную шину устройства поступают пр моугольные периодические сигналы основной импульсной последовательности которых первым формирователем импульсов 3 формируетс  последовательность импульсов, длительность которых меньше длительности импульсов основной последовательности . На вторую входную шину устройства поступают такие пр моугольные периодические сигналы унитарного кода fhl, частота которых меньше частоты основной импульсной последовательнос™ ОИП- . ,

Первый импульс. частоты 1 у ( устанавливает триггер 1 так, что на его нулевом выходе по вл етс  высокий уровень сигнала, но так как частота с выхода первого формировател , поступающа  на единичный вход этого же триггера, больше частоты мц. этот триггер успевает возвратитьс  в исходное состо ние (низкий уровень сигнала на нулевом выходе ) до прихода следуюшего импульса частоты iuK . При одновременном окончании запускающих импульсов триггер 1 переходит в состо ние, противоположное исходному, т.е. на его выходе будет высокий уровень сигнала. На выходе триггера 1 по вл етс  импульс, который устанавливает по нулевому входу триг- гер 2 в состо ние, при котором на его нулевом выходе по вл етс  высокий уровень сигнала. Однако импульсы с выхода первого формировател  импульсов 3, подаваемые на этот же триггер, снова устанавливают его в первоначальное состо ние (низкий уровень сигнала на нулевом входе). С приходом следующего импульса частоты Хм| работа триггеров 1 и 2 аналогична описанному выше. Таким образом, на нулевом выходе триггера 2 присутствует последовательность импульсов, частота которых равна частоте унитарного кода и к, а длительност равна периоду следовани  основной импульсной последовательности ioHfr- последовательность поступает на вход элемента И 6.

Claims (1)

1.Бай Р. Д. и др. Управлениесле-s д оцими электроприводами с применением цифровых устройств М., Энернгн , с. 96.

2,Авторское свидетельство СССР. № 466509, кл. q 06 F 7/385, 1972.