SU748836A1 - Формирователь квазитроичного кода - Google Patents

Description

Изобретение относитс  к импульсно технике и может найти применение в л нейных трактах высокоскоростных систем св зи с ИКМ, в устройствах автоматики и вычислительной техники. Известны устройства подобного тип содержащие триггеры и диоды с накоплением зар да ClJ. Недостаток этих устройств состоит в их сложности. Наиболее близким техническим решением к изобретению  вл етс  формирователь квазитроичного кода, выполненный на счетном триггере и диодах с накоплением зар даГ23. Нар ду с многими положительными .достоинствами (возможность формировани  квазитроичного кода, простота широкополосность и т.д.) известный формирователь имеет ограниченный диа пазон частот устойчивой работы, св занный с тем, что между входом и выходом счетного триггера включено дополнительное логическое устройство. Наличие задержек в параллельно включенных логических cxeMaix (счетного триггера и схемы ИЛИ) между входом и выходом формировател  обуславливает возникновение гонок, что приводит к его неустойчивой работе на высоких частотах. Целью изобретени   вл етс  упрощение формировател  и расширение рабочей полосы частот. Цель достигаетс  тем, что в формирователе квазитроичного кода, содер-жащем счетный триггер, два диода с накоплением зар да и резисторы, причем вход счетного триггера подключен к. входной шине, анод первого диода с накоплением зар да через первый резистор соединен с одним из выходов счетного триггера, а катод св зан с выходной шиной, анод, первого диода с накоплением зар да через второй резистор подсЪедине н к общей шине и одновременно св зан с анодом второго диода с накоплением зар да, катод которого подключен через третий резне- тор к другому выходу счетного триггера . .«. Принципиальна  схема предлагаемого формировател  приведена на фиг.1. Катод диода 1 с накоплением зар да подключен к выходу формировател , а анод св зан с анодом диода 2 с накоплением зар да, через резистор 3 подключен к одному из выходов счетного

триггера 4,а через резистор 5 - к общей шине.Катод диода 2 с накоплением зар да через -резистор б подсоединен к другому выходу счетного триггера , вход которого св зан с входом формировател . .

Временна  диаграмма работы формировател  приведена на фиг. 2.

При действии на входе счетного триггера последовательности импульсов на его пр мом и инверсном выходах формируютс  перепады в противофазе.

В исходном состо нии, (непосредственно перед формированием положительного перепада на инверсном выходе и отрицательного на пр мом) диоды 1 и 2 протекают пр мые токи, накаплива  в их базах зар ды. В -момент формировани  на инверсном выходе положительного перепада, а на пр мом выходе отрицательного в базе диода 2 происходит рассасывание неосновных носителей, а в цепи диода 1 по-прежнему протекает пр мой ток, но меньшей величины (практически это достигаетс  тем, что величина сопротийлени  резистора 3 выбираетс , например , в два раза больше величины сопротивлени  резистора 6). При этом положительный перепад поступает через малые сопротивлени  диодов 1 и 2 на выход формировател  - формируетс  .фронт импульса положительной пол рности . По окончании длительности фазы высокой обратной проводимости диод 2 резко закрываетс , при этом формируетс  спад импульса положительной пол рности на выходе формировател .

В момент формировани  на инверсном выходе отрицательного перепада, а на пр мом выходе положительного лиод 2 открываетс , а в базе диода 1 начинаетс  рассасывание накопленного зар да. При этом отрицательный перепад через малые сопротивлени  диодов проходит на выход формировател  формируетс  фронт отрицательного импульса . По окончании фазы высокой обратной проводимости диод 1 резко закрываетс , при этол на выходе формировател  формируетс  спад импульса отрицательной пол рности. : Таким образом, происходит преобразование бинарного кода импульсов, , действующих на выходе формировател , в квазитроичный код точно так же, как и в известном устройстве. Но благодар  тому, что исключена логическа  схема ИЛИ,включенна  параллельно счетному триггеру, формирователь упрощаетс  и станов тс  невозможны гонки), привод щие к его неустойчивой работе на высоких частотах.

Кроме того, использование дл  переключени  диодов с накоплением зар да парафазных сигналов с пр мого и . инверсного выходов счетного триггера приводит к улучшению их формирующих свойств, т.е. к уменьшению фронтов импульсов на выходе формировател .

Claims (2)

1.Патент Японии № 47-48185, кл. 98 (5), опубл. 197,2.

2.Авторское свидетельство

481994, кл. Н 03 К 5/13, 1974.