[go: up one dir, main page]

SU748836A1 - Quasiternary code shaper - Google Patents

Quasiternary code shaper Download PDF

Info

Publication number
SU748836A1
SU748836A1 SU782563733A SU2563733A SU748836A1 SU 748836 A1 SU748836 A1 SU 748836A1 SU 782563733 A SU782563733 A SU 782563733A SU 2563733 A SU2563733 A SU 2563733A SU 748836 A1 SU748836 A1 SU 748836A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
diode
charge
quasiternary
accumulation
Prior art date
Application number
SU782563733A
Other languages
Russian (ru)
Inventor
Евгений Борисович Алексеев
Андрей Валентинович Курилов
Original Assignee
Предприятие П/Я Р-6609
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6609 filed Critical Предприятие П/Я Р-6609
Priority to SU782563733A priority Critical patent/SU748836A1/en
Application granted granted Critical
Publication of SU748836A1 publication Critical patent/SU748836A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к импульсно технике и может найти применение в л нейных трактах высокоскоростных систем св зи с ИКМ, в устройствах автоматики и вычислительной техники. Известны устройства подобного тип содержащие триггеры и диоды с накоплением зар да ClJ. Недостаток этих устройств состоит в их сложности. Наиболее близким техническим решением к изобретению  вл етс  формирователь квазитроичного кода, выполненный на счетном триггере и диодах с накоплением зар даГ23. Нар ду с многими положительными .достоинствами (возможность формировани  квазитроичного кода, простота широкополосность и т.д.) известный формирователь имеет ограниченный диа пазон частот устойчивой работы, св занный с тем, что между входом и выходом счетного триггера включено дополнительное логическое устройство. Наличие задержек в параллельно включенных логических cxeMaix (счетного триггера и схемы ИЛИ) между входом и выходом формировател  обуславливает возникновение гонок, что приводит к его неустойчивой работе на высоких частотах. Целью изобретени   вл етс  упрощение формировател  и расширение рабочей полосы частот. Цель достигаетс  тем, что в формирователе квазитроичного кода, содер-жащем счетный триггер, два диода с накоплением зар да и резисторы, причем вход счетного триггера подключен к. входной шине, анод первого диода с накоплением зар да через первый резистор соединен с одним из выходов счетного триггера, а катод св зан с выходной шиной, анод, первого диода с накоплением зар да через второй резистор подсЪедине н к общей шине и одновременно св зан с анодом второго диода с накоплением зар да, катод которого подключен через третий резне- тор к другому выходу счетного триггера . .«. Принципиальна  схема предлагаемого формировател  приведена на фиг.1. Катод диода 1 с накоплением зар да подключен к выходу формировател , а анод св зан с анодом диода 2 с накоплением зар да, через резистор 3 подключен к одному из выходов счетногоThe invention relates to a pulse technique and can be used in the linear paths of high-speed communication systems with PCM, in automation devices and computer equipment. Devices of this type are known that contain triggers and diodes with an accumulation of charge ClJ. The disadvantage of these devices is their complexity. The closest technical solution to the invention is a quasi-troich code shaper made on a counting trigger and diodes with accumulation of charge G23. Along with many positive advantages (the possibility of forming a quasitroic code, simplicity of broadband, etc.), the well-known driver has a limited frequency range of stable operation due to the fact that an additional logic device is included between the input and output of the counting trigger. The presence of delays in parallel-connected logical cxeMaix (counting trigger and OR circuit) between the input and the output of the driver causes the occurrence of races, which leads to its unstable operation at high frequencies. The aim of the invention is to simplify the driver and the expansion of the working frequency band. The goal is achieved by the fact that in a quasitroic code shaper containing a counting trigger, two diodes with charge accumulation and resistors, the input of the counting trigger connected to the input bus, the anode of the first diode with charge accumulation through the first resistor is connected to one of the outputs the counting trigger and the cathode are connected to the output bus, the anode, of the first diode with charge accumulation through the second resistor subconnected to the common bus and simultaneously connected with the anode of the second diode with accumulation of charge, the cathode of which is connected through the third reactor to rugomu output countable trigger. . ". A schematic diagram of the proposed shaper is shown in FIG. The cathode of diode 1 with accumulation of charge is connected to the output of the driver, and the anode is connected with the anode of diode 2 with accumulation of charge, through a resistor 3 is connected to one of the outputs of the counting

триггера 4,а через резистор 5 - к общей шине.Катод диода 2 с накоплением зар да через -резистор б подсоединен к другому выходу счетного триггера , вход которого св зан с входом формировател . .the trigger 4, and through the resistor 5 to the common bus. The diode 2 cathode with accumulation of charge is connected through the resistor b to the other output of the counting trigger, whose input is connected to the input of the driver. .

Временна  диаграмма работы формировател  приведена на фиг. 2.The timing diagram of the shaper operation is shown in FIG. 2

При действии на входе счетного триггера последовательности импульсов на его пр мом и инверсном выходах формируютс  перепады в противофазе.When the pulse sequence at the input of the pulse sequence at its forward and inverse outputs, drops in antiphase form.

В исходном состо нии, (непосредственно перед формированием положительного перепада на инверсном выходе и отрицательного на пр мом) диоды 1 и 2 протекают пр мые токи, накаплива  в их базах зар ды. В -момент формировани  на инверсном выходе положительного перепада, а на пр мом выходе отрицательного в базе диода 2 происходит рассасывание неосновных носителей, а в цепи диода 1 по-прежнему протекает пр мой ток, но меньшей величины (практически это достигаетс  тем, что величина сопротийлени  резистора 3 выбираетс , например , в два раза больше величины сопротивлени  резистора 6). При этом положительный перепад поступает через малые сопротивлени  диодов 1 и 2 на выход формировател  - формируетс  .фронт импульса положительной пол рности . По окончании длительности фазы высокой обратной проводимости диод 2 резко закрываетс , при этом формируетс  спад импульса положительной пол рности на выходе формировател .In the initial state, (immediately before forming a positive differential at the inverse output and negative at the direct), diodes 1 and 2 flow direct currents, accumulating in their charge bases. At the time of formation at the inverse output of the positive differential, and at the direct output of the negative in the base of diode 2, minor carriers are resorbed, and in the circuit of diode 1 the direct current, but smaller, still flows (in practice this is due to the fact that resistor 3 is selected, for example, twice the resistance value of resistor 6). In this case, a positive differential is supplied through small resistances of diodes 1 and 2 to the output of the former — a front of a positive polarity pulse is formed. At the end of the high reverse conduction phase, the diode 2 closes abruptly, and a positive polarity pulse decays at the output of the driver.

В момент формировани  на инверсном выходе отрицательного перепада, а на пр мом выходе положительного лиод 2 открываетс , а в базе диода 1 начинаетс  рассасывание накопленного зар да. При этом отрицательный перепад через малые сопротивлени  диодов проходит на выход формировател  формируетс  фронт отрицательного импульса . По окончании фазы высокой обратной проводимости диод 1 резко закрываетс , при этол на выходе формировател  формируетс  спад импульса отрицательной пол рности. : Таким образом, происходит преобразование бинарного кода импульсов, , действующих на выходе формировател , в квазитроичный код точно так же, как и в известном устройстве. Но благодар  тому, что исключена логическа  схема ИЛИ,включенна  параллельно счетному триггеру, формирователь упрощаетс  и станов тс  невозможны гонки), привод щие к его неустойчивой работе на высоких частотах.At the moment of formation, a negative differential is formed at the inverse output, and at the direct output, the positive diode 2 opens, and in the base of diode 1, the accumulated charge is resorbed. In this case, the negative differential across the small resistance of the diodes passes through the output of the former and forms the front of the negative pulse. At the end of the high reverse conduction phase, the diode 1 closes abruptly, and at the output of the shaper a negative polarity pulse is formed. : Thus, the binary code of the pulses, acting on the output of the driver, is converted into a quasitroich code in the same way as in the known device. But due to the fact that the logical OR circuit is excluded, connected in parallel with the counting trigger, the driver is simplified and it becomes impossible to race), which leads to its unstable operation at high frequencies.

Кроме того, использование дл  переключени  диодов с накоплением зар да парафазных сигналов с пр мого и . инверсного выходов счетного триггера приводит к улучшению их формирующих свойств, т.е. к уменьшению фронтов импульсов на выходе формировател .In addition, the use for switching diodes with accumulated charge of paraphase signals from direct and. inverse outputs of a counting trigger leads to an improvement in their forming properties, i.e. to reduce the pulse fronts at the output of the imager.

Claims (2)

1.Патент Японии № 47-48185, кл. 98 (5), опубл. 197,2.1. Japanese Patent No. 47-48185, cl. 98 (5), publ. 197.2. 2.Авторское свидетельство2. The author's certificate 481994, кл. Н 03 К 5/13, 1974. 481994, class H 03 K 5/13, 1974.
SU782563733A 1978-01-05 1978-01-05 Quasiternary code shaper SU748836A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782563733A SU748836A1 (en) 1978-01-05 1978-01-05 Quasiternary code shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782563733A SU748836A1 (en) 1978-01-05 1978-01-05 Quasiternary code shaper

Publications (1)

Publication Number Publication Date
SU748836A1 true SU748836A1 (en) 1980-07-15

Family

ID=20741876

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782563733A SU748836A1 (en) 1978-01-05 1978-01-05 Quasiternary code shaper

Country Status (1)

Country Link
SU (1) SU748836A1 (en)

Similar Documents

Publication Publication Date Title
GB1296363A (en)
SU748836A1 (en) Quasiternary code shaper
US3391286A (en) High frequency pulseformer
US2954485A (en) Transistor binary counters with fast carry
US3330969A (en) Electronic device for switching low-level voltage signals
US3466469A (en) Timing circuit
GB1006719A (en) Improvements in or relating to transistor bistable circuits
US3407313A (en) Monostable multivibrator with an auxiliary transistor in the timing circuit for broadening the output pulses
US3560762A (en) Ring counter
US3207929A (en) Bistable tunnel diode and steering circuit
SU645259A1 (en) Pulse selector
GB1107317A (en) J-k flip-flop
US3319085A (en) Tunnel diode switching circuit triggerable by single polarity input
SU438125A1 (en) Triple asynchronous counter
SU663093A1 (en) Pulse shaper
US3371226A (en) Pulse amplitude discriminator using negative resistance devices
SU1012426A1 (en) Bridge flip-flop
SU687595A1 (en) Time relay
US2906889A (en) Binary trigger circuit employing single transistor
SU1450100A1 (en) Overload-protected transistor switch
SU780207A1 (en) Ternary counting flip-flop
SU907872A2 (en) Inductive pulse receiver
SU841115A1 (en) High-voltage change-over switch
SU1075417A1 (en) Binary-ternary complement flip-flop
SU588632A1 (en) Reversible pilot signal shaper