SU748419A1 - Устройство дл определени среднего - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРЕДНЕГО

1

Изобретение относитс  к области вычислительной техники, к специализированным устройствам дл  обработки статистических экспериментальных данных.5

Известно устройство дл  определени  скольз щего среднего 1 , содержащее блок пам ти, сумматор, реверсивный счетчик, блок строби-. ровани , блок управлени .О

Наиболее близким по техническому решению  вл етс  устройство дл  определени  среднего арифметического, содержащее реверсивный счетчик, элементы И, элемент задержки, счетчик, 15 генератор импульсов, блок пам ти 2 .

Недостатком известныхустройств  вл етс  низкое быстродействие и точность,а также сложность аппаратур-20 ной реализации.

Целью изобретени   вл етс  повышение точности, быстродействи  и упрощение устройства,

С этой целью в устройство дл  25 определени  среднего арифметическо- го введены регистр, цифровой компаратор и блок синхронизации, при этом первый выход блока синхронизации подключен ко второму входу врем - зр АРИФМЕТИЧЕСКОГО

|Импульсного преобразовател , к управл ющим входам регистра и блока пам ти , выходы которого соединены с первыми информационными входами цифрового компаратора, вторые информационные входы которого объединены с информационными входами регистра и подключены к соответствующим выходам счетчика, счетный вход которого объединен с первыми входами второго и Третьего элементов И и соединен с выходом элемента задержки, вход элемента задержки объединен с управл ющим входом цифрового компаратора и подключен к выходу первого элемента И, второй вход которого соединен со вторым выходом блока синхронизации , выход генератора импульсов подключен к третьему входу врем -импульсного преобразовател , второй выход которого объединен с управл ющим входом регистра и соединен с первым входом блока синхронизации, второй вход которого подключен к выходу цифрового компаратора, третий и четвертый выходы блока синхронизации соединены соответственно со вторыми входами второго и третьего элементов И, выход третьего элемента ,И подк1почен ко входу ложение реверсивного счетчика, выход второго элемента И соединен со входом вычи тание реверсивного счетчика, выходы которого  вл ютс  выходами устро ства. Блок-схема устройства представле на на чертеже, Устройство содержит врем -импуль ный преобразователь 1, блок 2 синхр низации, элементзадержки 3, первый второй и третий элементы И 4, 5, 6, генератор импульсов 7, реверсивный счетчик 8, счетчик 9, регистр Ю, блок 11 пам ти и цифровой компаратор 12.; Устройство работает следующим образом. В исходном состо нии реверсивный счетчик 8, регистр 10 и  чейки блока пам ти 11 очищены, В момент запуска блока 2 он формирует импульс на первом выходе, устанавлива  в нуль счетчик 9, сдвига  содержимое блока пам ти 11 и запуска  врем импульсный преобразователь, а также сигналом со второго выхода - открывает элемент И 4. Первый же импульс с выхода И 4 проходит через цифро; вой компаратор 12 на второй вход бл ка синхронизации, в результате по в л етс  ВЫСОКИЙ потенциал на третьем выходе блока 2. При этом импульсы с выхода И 4 будут поступать на счетн вход счетчика 9 и на суммирующий вход реверсивного счетчика 8. К моменту , когда врем -импульсный преобразователь 1 сформирует импульс н втором выходе, число импульсов, за фиксированное счетчи-ком 9 и реверСИВНЕЛМ счетчиком8, будет пропорциональным входной си1налу, т. ё, будет - в некотором масштабе - пред ставл ть первое, число выборки. Импульс .со второговыхода врем -импул ного преобр1азовател  поместит это число в регистр 10. Спуст  некоторое врем  возникнет второй импульс на первом выходе блока управлени  2 и описанные действи  цик:личecJ JJ пов тор тс . Так будет продолжатьс  до тех пор, пока не будут заполнены все  чейки блока пам ти 11, т. е. пока не сформируетс  перва  выборка чисел X , , | . 1,2,.. . , п . На реверсивном счетчике 8 при этом будет зафиксированна суглма все чисел выборки, представл юща  - в некотором масштабе - их среднее арифметическое. После этого на выходах .блока пам ти 11 будет присутствовать число Х , и цифровой компаратор 12 в очередном цикле работы устройства пропустит импульс на второй вход блока синхронизации лишьтогда, ког да число в счетчике 9 станет равным величине Х. При этом возможны следующие варианты: )П

Claims (2)

1. 748419 В первом случае с момента достиже1нИ  равенствах Х откроетс , аналогично описанному выше, элемент И 5, и импульсы, поступающие на счетчик 9, будут суммироватьс  также реверсивным счётчиком 8 до тех пор, пока не будет сформированр число х,,, т. е. пока не возникнет импульс на втором выходе врем -импульсного . преобразовател . Следовательно, в реверсивный счетчик 8 будет добавлена величина , что, очевидно, эквивалентно вычитанию из его содержимого величины Хч и прибавлению величины Xj. . ИмпуЛьс со второго выхода врем -импульсного преобразовател  поместит число х. в регистр 10, а очередной импульс с первого выхода блрка синхронизации запишет его на место числа Х в блок пам ти, на выходах которого окажетс  число X а и т.д.. Во втором случае первым приходит импульс на первый вход блока синхронизации , но импульс на второй вход приходит раньше, ем хот  бы один импульс успеет пройти на счетчики 8 и 9, таким образом, содержимое реверсивного счетчика 8 не мен етс , в остальном схема работает аналогично-описанному .. -: . Наконец, в третьем случае по витс  импуЛьс на первом входе блока синхронизации. Он переда ст сфорИИрованнОе число Хр, в регистр 10 и вызовет по вление единичного потенциала на четвертом выходе блока синхронизации , т. е.с этого момента импульсы, поступающие на вход счетчика 9, будут вычитатьс  из содержимого реверсивното счётчИка 8. Так будет продолжатьс  до. тех пор, пока не будет достигнуто равенство S - , цифровой компаратор 12 пропустит импуЛьс на второй вход блока 2, прекраща  указанное вычитание. В резулйтате содержимое реверсивного счетчика 8 . уменьшитс  на величину/д -%f, что, очевидно, равносильно вычитанию из него числа (. и доба.влению числа 5(п+. . . В дальнейшем работа схемы протв кает аналогично, с тем отличием, что в роли х последовательно оиазываютс  числа к ,Х;..., а в роли Xn-v/ - числа г«« Легко видеть, что содержимое реверсивного счетчика 8 будет пЛавно измен тьс  в процессе формировани  очерёдного чисЛа выборки (если оно больше замещаемого) ,: Либо в течет}ие короткого времени после его формировани  (если оно меньше замещаемого ), следовательно содержимое счетчика 8 будет непрерывно и точно отслеживать среднее арифметическое скольз щей выборки, .без каких-либо скачков и вспЛёсков, имеющих место в схеме прототипа. Потери времени на сложение и вычитание , значительные в схеме прото типа, здесь сведены до минимума. Упрощение устройства, повышение точности и быстродействи  позволит улучшить характеристики вычислитель ных и управл ющих систем, содержащих устройство, и тем самым получить положительный экономический эффект. Формула изобретени  Устройство дл  определени  сред него арифметического, содержащее реверсивный счетчик, элементы И, элемент задержки, счетчик, генератор импульсов, блок пам ти, врем импульсный преобразователь, .выход которого подключен к первому входу первого элемента И, первый вход врем -импульсного преобразовател   вл етс  входом устройства, о т ли чающеес  тем, что, с целью повышени  .точности и быстродействи  устройства, в него введены регистр, цифровой компаратор и блок синхронизации, при этом первый выход блока синхронизации подключе ко второму входу врем -импульсного преобразовател , к управл ющим вхо дам регистра и блока пам ти, выходы которого соединены с перовыми информационными входами цифрового компаратора, вторые информационные входы которого объединены с инфор9 . 6 . мационньми входами регистра и подключены к соответствующим выходам счетчика, счетн.ый вход которого объединен с первыми входами второго и третьего элементов И и соединен с выходом эЛёментазадержки, вход элемента задержки объединен с управл ющим входом цифрового компаратора и . подключен к ввзисоду первого элемента И, второй вход которого соединен со вторым выходом блока синхронизации , выход генератора импульсов подключен к третьему входу врем импульсного преобразовател , второй ВЕЛход которого объединён с управл ющим входом регистра и соединен с первым входом блока синхронизации, второй вход которого подключен к выходу цифрового компаратора, третий и четвертый выходы блока синхронизации соединены соответственно ей вторыми входами и третьего элементов И, выход третьего элемента И подкгаочен ко входу сложение реверсивного счетчика, выход второго элемента И соединен со входом вычитание реверсивного счетчика, выходы которого  вл ютс  выходами устройства . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство по за вке 2394955/18-24, от 09.09Л976.
2. 2. Авторское свидетельство СССР № 278227, М кл. G Об F 15/36, 1970. (прототип). .

   748419