[go: up one dir, main page]

SU746550A1 - Преобразователь код-веро тность - Google Patents

Преобразователь код-веро тность Download PDF

Info

Publication number
SU746550A1
SU746550A1 SU782611536A SU2611536A SU746550A1 SU 746550 A1 SU746550 A1 SU 746550A1 SU 782611536 A SU782611536 A SU 782611536A SU 2611536 A SU2611536 A SU 2611536A SU 746550 A1 SU746550 A1 SU 746550A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
converter
code
elements
Prior art date
Application number
SU782611536A
Other languages
English (en)
Inventor
Вячеслав Николаевич Ярмолик
Андрей Владимирович Станкевич
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU782611536A priority Critical patent/SU746550A1/ru
Application granted granted Critical
Publication of SU746550A1 publication Critical patent/SU746550A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

(54) ПРЕОБРАЗОВАТЕЛЬ КОД-ВЕРОЯТНОСТЬ

Claims (3)

  1. Изобретение относитс  к вычислитель ной гахнике и может быть использовано совместно с генератором рандомизи - рованных псевдослучайных чисел, либо с любым другим генератором, вырабатывающим случайную последовательность двоичных символов в качестве преобразовател  кодг-веро тность дл  стохастических вьгаислительных машин, у которых случайное по вление импульсов возможно лишь в строго фиксированные моменты времени (такты), а также в качестве устройства дл  сравнени  двоичных чисал Известен веро тностный преобразователь с последовательным пострЬением устройства преобразовани , содержащий П -разр дный регистр преобразуемого числа, распределитель И1 шульсов, последовательную схему и логическую схему, Последовательна  схема содержит комбинационные элементы и элементы пам тиW Недостатком устройства  вл етс  его низкое быстродействие вследствие TCffO, что результат преобразовани  вьадаетс  за п -тактов. Известно также устройство дл  сравнени  чисел, содержащее дешифратор, входы которого подключены к шинам младШИ .Х разр дов первого двоичного числа, схема ИЛИ, и инверторы J Недостатками устройства  вл$потс  его узкое функциональное назначение, TaiK как сравниваемые числа находитс  в единичном позиционном и единичном нормальном кодах, а также сложность устройства, так как дл  преобразовани  двоичного кода в единичный необходимы дешифраторы. Наиболее близким по технической сущности к предложенному  вл етс  веро тностный преобразователь с параллельным выполнением устройства преобразовани , Известный веройтностный преобразователь содержит Л -разр дный регистр преобразуемого числа, (п-1) схему ИЛИ, (3 п -2) схемь И, причем на входы И подключены пр мой и инверсный выходы регистра преобразуемого числа и значение разр да псевдослучайного числа и его инверсии. Выходы ссхэтгветствую щих схем И подключены к входам схем ИЛИ. Преобразователь предназначен дл  сравнени  в каждом такте случайного двоичного числа i , j,, ...X-p}i вьфабатьшаемого генератором сл чайньгх чи сел, с кодом детерминированного числа (, oi;j, ,... . случае, если X Л выходе по вл етс  символ , в про тивном случае - символ 0 З. Недостатками известного устройства  вл ютс  сравнительно малое быстродействие и относительна  сложность. Целью изобретени   вл етс  повышение быстродействи , а также упрощение устройства. Цель достигаетс  тем, что в преобра зователь код - веро тность, содержащий генератор псевдослучайных чисел, (п-1 элементов ИЛИ, п -разр дный регистр преобразуемого числа, вькоды которого соединены соответственно с первыми вхо дами о элементов И, введены (п-1) элементов НЕ, о сумматоров по модулю два и о -входовой элемент ИЛИ, входы которого соединены соответственно с выходами п элементов И, первые аходы сумматоров по модулю два соединены соответственно с выходами п -разр дного регистра преобразуемого числа, вторые входы сумматоров но модулю два подключены соответственно к выхойам Генерато ра псёвдослучайнь  чисел, выход ( -го ( i -2 - п ) сукшатора по модулю два подключен к первому аходу J- -го ( 1-( 1П-2)) элемента ИЛИ, выкод которого подключен к второму ахо ду ( -1-1)-го элемента ИЛИ, к входу (К4-1)-ого (к 1-(п-1) элемента НЕ и к второму входу ( I +1)-ого элемента И, третий вход которого соединей с вь ходом i -ого элемента НЕ, выход парь вого сумматора по модулю два подключен к второму входу первого элемента ИЛИ; к второму входу первого элемента И, входу t -ого элемента НЕ, выход h -входового элемента ИЛИ  вл етс  выходом преобразовател  На фиг. 1 приведена структурна  схема предлагаемого преобразовател ; на фиг. 2 - функциональна  схема ripifeобразовател  код-веро тность дл  Y 3 Преобразователь код-веро тность со стоит из п -разр дного регистра Ij преобразуемого чнс а, п- сумматс х 2 по модулю два, (h-l) элементов 3 ИЛИ( п -1) элементов 4 НЕ , п эле- ментов 5 И, одного П -аходового элемента 6 ИЛИ, генератора псевдослучайных чисел. Регистр 1 представл ет собой стандартный п -разр дный регистр двоичного числа, предназначенный дл  хранени  кода преобразуемого числа. Значение -го разр да регистра совместно с -ым разр дом псевдослучайного числа подано на 1 -ый сумматор 2 по модулю два, выполн ющий операцию сложени  по модулю два. Выход ( -ого сумматора по модулю два подключен к аходу ( -1) элемента 3 ИЛИ, на другой вход которого подан сигнал с ( -2) элемента ИЛИ, j -ый элемент ИЛИ выполн ет операцию логического сложени . К входам ( -ого элемента 5 И, выпопшпоще- го операцию логического умножени , подключены выходы ( -Г)-го элемента ИЛИ, выход (к-1)-го элемента 4 НЕ, который осуществл ет инверсию выходного сигнала ( i -2)-го элемента ИЛИ, а также на один из входов i -ого элемента И поступает значение i -го разр да кода преобразуемого числа из регистра 1. К | -ому входу п -аходового элемента 6 ИЛИ, формирующего выходной сигнал преобразовател , подключен выход i- -ого элемента И.. Преобразователь работает следующим образом. В начальный момент на аходы сумматоров 2 по модулю два поступают значени  разр дов кода преобразуемого числа А а,,cii,ji,.., О(п} и значени  разр дов псевдослучайного числа с генератора 7x{X,., SaTSM код, сформированный на вькодах сумматоров по модулю два, сравниваетс  на элементах 3 ИЛИ, с кодом, полученным на выходах предыдущих элемейТов ИЛИ, выходной сигнал с элементов 3 ИЛИ инвертируетс  и совместно с неинвертируемым выходным сигналом последующего элемента ИЛИ и значени ми разр дов кода преобразуемого числа А поступает на элемент 5 И, сигнал с выходов элементов И поступает на многовходовой элемент 6 ИЛИ, на выходе которого формируетс  сигнал р ,  вл ющийс  выходным сигналом преобразовател , причем сигнал Р принимает значение 1 при выполнении услови  А Л , и значение О при условии А)ч . При конкретной реализации преобразовател  во избежание эффекта гонок целесообразно выходную последовательность случайных импульсов стробировать. Преимущества предлагаемого преобразовател  код-веро тность заключаютс  в повышении быстродействи  устройства. При реализации веро тностного преобразовател  совместно с генератором рандомизированных псевдослучайных ЧйСед: устройство отличаетс  простотой технической реализации и минимальными затра тами оборудовани . Использование предлагаемого устройства возможно не «тол ко как преобразовател  код-веро тность, а и как устройства дл  сравнени  двоичных чисел. Реализаци  устройства на ссюременной элементной базе позволит достигнуть высоких технико-экономических показателей. Формула изобретени  Преобразов-атель код-веро тность, содержащий генератор псевдослучайных чисел , (п -1) элементов ИЛИ, п -разр д ный регистр преобразуемого числа, вььходы которого соединены соответственно с первыкш входами п элементов И, отличающийс  тем, что, с целью увеличени  быстродействи, он содержит (n-l) элементе НЕ, п сумматоров по модулю два и п -аходовой элемент ИЛИ, входы которого соединены соответственно с выходами п элемен-, тов И, первые входы сумматоров по модулю два соединены соответственно с выходами п -разр дного регистра преобразуемого числа, вторые входы сумматоров по модулю два подключень соответст венно к выходам генератора псевдослучайных чисел, выход i -го (i -2-п) сумматора по модулю два подключен к первому входу -го ((o -2)) элемента ИЛИ, выход которого подкгаочен к втфому входу ( j +1)-го элемента ИЛИ, к нходу (к +1)-го ((п-1) элемента НЕ и к второму входу (i +1)-го элемента И, третий вход которого соединен с выходом jf- -ого элемента НЕ, ВЬРход первого сумматора по модулю два подключен к второму входу первого элемента ИЛИ, к Ьторому входу первого элемента И, ьходу п -ого элемента НЕ, выход П -входового элемента ИЛИ  вл етс  выходом преобразовател . Источники информации, прин тые во внимание при экспертизе 1.Яковлев В. В. и Федоров Р. Ф. Стохастические вычислительные машинь}, Машиностроение, 1974, с. 84.
  2. 2.Авторское свидетельство СССР 443383, кл. q Об F 7/02, БИ № 34, 1974. ,
  3. 3.Яковлев В. Ф. , Федоров Р. Ф. Стохастические вычислительные машины, Машиностроение, 1974, с. 8-1 (прототип ).
    V46S50
    фиг. г
SU782611536A 1978-05-03 1978-05-03 Преобразователь код-веро тность SU746550A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782611536A SU746550A1 (ru) 1978-05-03 1978-05-03 Преобразователь код-веро тность

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782611536A SU746550A1 (ru) 1978-05-03 1978-05-03 Преобразователь код-веро тность

Publications (1)

Publication Number Publication Date
SU746550A1 true SU746550A1 (ru) 1980-07-07

Family

ID=20762835

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782611536A SU746550A1 (ru) 1978-05-03 1978-05-03 Преобразователь код-веро тность

Country Status (1)

Country Link
SU (1) SU746550A1 (ru)

Similar Documents

Publication Publication Date Title
SU746550A1 (ru) Преобразователь код-веро тность
RU2081450C1 (ru) Генератор n-значной псевдослучайной последовательности
SU450153A1 (ru) Преобразователь код-веро тность
US3764787A (en) Method and apparatus for pulse distribution with variable time interval for pulse train generation
RU1784972C (ru) Устройство дл сложени чисел в дополнительном коде
SU1091145A1 (ru) Генератор функций Уолша
SU1233172A1 (ru) Преобразователь код-веро тность
SU363119A1 (ru) Регистр сдвига
RU2381547C2 (ru) Устройство суммирования двоичных кодов
RU1783616C (ru) "Преобразователь кода Фибоначчи в код "золотой" пропорции"
SU572781A1 (ru) Преобразователь двоично-дес тичных чисел в двоичные
SU480080A1 (ru) Генератор функций уолша
RU1827674C (ru) Устройство формировани адреса пам ти
SU1487152A2 (ru) Генератор случайных напряжений
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
SU432487A1 (ru) Преобразователь двоично-десятичного кода в унитарный код
SU1200286A1 (ru) Генератор случайных равномерно распределенных двоичных цифр
SU459773A1 (ru) Датчик случайных кодов
RU2007031C1 (ru) Преобразователь кодов
SU468231A1 (ru) Генератор равномерно распределенных псевдослучайных чисел
SU962914A1 (ru) Преобразователь целых комплексных чисел в двоичный код
SU1097994A1 (ru) Устройство дл преобразовани двоичного кода в код системы счислени с отрицательным основанием /его варианты/
SU407313A1 (ru) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОСТАТКА ПО МОДУЛЮ от ЧИСЛА
SU984001A1 (ru) Генератор псевдослучайных последовательностей импульсов
RU1778762C (ru) Устройство дл обращени матриц