[go: up one dir, main page]

SU687612A1 - Устройство дл исправлени и обнаружени ошибок - Google Patents

Устройство дл исправлени и обнаружени ошибок

Info

Publication number
SU687612A1
SU687612A1 SU782598831A SU2598831A SU687612A1 SU 687612 A1 SU687612 A1 SU 687612A1 SU 782598831 A SU782598831 A SU 782598831A SU 2598831 A SU2598831 A SU 2598831A SU 687612 A1 SU687612 A1 SU 687612A1
Authority
SU
USSR - Soviet Union
Prior art keywords
error
errors
error detecting
correcting apparatus
modulo
Prior art date
Application number
SU782598831A
Other languages
English (en)
Inventor
Елена Борисовна Бродская
Владимир Соломонович Блейхман
Анатолий Васильевич Цвигун
Original Assignee
Brodskaya Elena B
Blejkhman Vladimir S
Tsvigun Anatolij V
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brodskaya Elena B, Blejkhman Vladimir S, Tsvigun Anatolij V filed Critical Brodskaya Elena B
Priority to SU782598831A priority Critical patent/SU687612A1/ru
Application granted granted Critical
Publication of SU687612A1 publication Critical patent/SU687612A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

t
Изобретение относитс  к передаче данных и может использоватьс  в устройствах зашиты от ошибок аппаратуры передачи дискретной информации.
Известно устройство дл  исправлени  И обнаружени  ошибок, содержащее на входе накопитель, последовательно соединенные датчик ошибок и сумматор по модулю два, а также ключ 13 .
Однако это устройство имеет невысокое быстродействие.
Цель изобретени  - повышение быстродействи .
Дл  этого в устройство дл  исправлени  и обнаружени  ошибок, содержащее на вход© накопитель, последовательно соединенные датчик ошибок и сумматор по модулю два, а также ключ, введены два селектора , формирователь кодового слова и блок сравнени , при этом выход нак жител  через первый селектор подключеи к другому входу сумматора по модулю два, выход которого через формирователь кодового слова подключен к входу
второго селектора и к одному из входов блока сравнени , к другому входу которого подключен второй выход накопител , а выход блока сравнени  подключен к входу датчика ошибок и к разрешающему входу ключа, к информационному входу которого подключен выход второго селектора.
На чертеже изображена структурна  электрическа  схема предлагаемого уст- ройст а.
Оносодержит сумматор 1 по модулю два, накопитель 2, датчик 3 ошибок, ключ 4, формирователь 5 кодового слова, селекторы 6 и 7 и блок 8 сравнени . Устройство работает следующим образом .
Прин та  комбинаци записываетс  в накопитель 2, выполненный г -разр дным , где (1 - число элементов передаваемой комбинации, затем в датчике-3 ошибок формируетс  одна из ошибок в информационной части, которые исправл ютс  декодирующим устройством, датчик 3 поочередно до сигнала ошибка неправ-
лена формирует комбинации ошибок, нулевую , все возможные одиночные, двойные, т.д. вплоть до -кратных ошибок в блоках длиной ) ; k - число информационных символов в двоичном (П , } ) коде.
В сумматоре 1 по модулю два комбинаци  ошибки складываетс  с комбинацией , состо щей из символов принимаемого слова, сто щих на информационных позици х , пропускаемой в соответствующие моменты времени через селектор.
В формирователе 5 кодового слова по информационной части формируетс  предполагаемое кодовоеслово, которое одновременно посимвольно в блоке 8 сравниваетс  с прин тым словом. Если прин тое слово от сформированного отличаетс  менее чем в t позици х или ровно в t позици х, то блок 8 сравнени  выдаст сигнал разрешени  на ключ 4 и на выход устройства через селектор 7 поступает информационна  часть сформированного кодового слова.
Если прин тое слово отличаетс  от сформированного более чем в t позици х , то блок 8 сравнени  выдает сигнал на датчик 3 ошибок, после ччто на сумматор 1 по модулю два поступает очередна  V - разр дна  комбинац:1Я ошибки.
Если в процессе перебора нулевой,всех одиночных, двойных т.д. вплоть до t кратных ошибок, надкладываемых на информационную часть прин того слова, не найдетс  ни одного кодового слова, которое бы отличалось от прин того не более чем в t позици х, то блок 8 сравнени  выдает сигнал обнаружена ошибка.
Таким образом, предлагаемое устройство осуществл ет исправление t -«ратных ошибок и обнаружение ошибок большей кратности при использовании разделимых блоковых кодов по алгоритму декодировани  по минимуму рассто ни .
Предлагаемое устройство может работать в реальном масштабе времени с большими скорост ми передачи данных, чем известное. Кроме того, по вл етс  возможность расширить число кодов, с которыми можно работать в реальном масштабе времени, т.е. возможна работа с кодами большей длины, и при этом врем  обработки комбинации будет сравнимо с временем приема комбинации.

Claims (1)

1. Авторское свидетельство СССР № 515295, кл, Н 04 Ь 1/10, 1976 (прототип).
/ k
SU782598831A 1978-04-03 1978-04-03 Устройство дл исправлени и обнаружени ошибок SU687612A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782598831A SU687612A1 (ru) 1978-04-03 1978-04-03 Устройство дл исправлени и обнаружени ошибок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782598831A SU687612A1 (ru) 1978-04-03 1978-04-03 Устройство дл исправлени и обнаружени ошибок

Publications (1)

Publication Number Publication Date
SU687612A1 true SU687612A1 (ru) 1979-09-25

Family

ID=20757147

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782598831A SU687612A1 (ru) 1978-04-03 1978-04-03 Устройство дл исправлени и обнаружени ошибок

Country Status (1)

Country Link
SU (1) SU687612A1 (ru)

Similar Documents

Publication Publication Date Title
US3891959A (en) Coding system for differential phase modulation
US3398400A (en) Method and arrangement for transmitting and receiving data without errors
US3697948A (en) Apparatus for correcting two groups of multiple errors
US3638182A (en) Random and burst error-correcting arrangement with guard space error correction
ATE441251T1 (de) Verfahren und system zum übertragen und empfangen von information mit einem kettenreaktionscode
JPH04501044A (ja) 延長形バーストトラッピング
US4691319A (en) Method and system for detecting a predetermined number of unidirectional errors
RU98114984A (ru) Способ передачи данных и устройство для кодирования сигнала
US3588819A (en) Double-character erasure correcting system
SU687612A1 (ru) Устройство дл исправлени и обнаружени ошибок
US4642810A (en) Repetitive sequence data transmission system
JPH05183447A (ja) 改善された誤まり検出符号化システム
EP0408362A2 (en) Error detection code processing device
JPH0629956A (ja) Sdh信号における誤り訂正符号挿入処理方式及び光伝送装置
JPH06252874A (ja) ワード同期検出回路
US3671947A (en) Error correcting decoder
SU508950A1 (ru) Устройство дл коррекции ошибокв системах передачи данных с решающейобратной св зью
JP2626900B2 (ja) ブロック同期方式
SU684763A1 (ru) Декодирующее устройство дл систем св зи с решающей обратной св зью
SU788406A1 (ru) Устройство приема дискретной информации с решающей обратной св зью
SU849517A1 (ru) Устройство дл приема сообщений вСиСТЕМАХ пЕРЕдАчи иНфОРМАции C РЕшА-ющЕй ОбРАТНОй СВ зью
SU618859A1 (ru) Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок
SU809634A1 (ru) Способ кодировани и декодировани СВЕРТОчНОгО КОдА
SU729842A1 (ru) Устройство дл декодировани систематических кодов
SU767992A1 (ru) Способ передачи и приема дискретной информации дл систем св зи с комбинированной обратной св зью