SU684763A1 - Декодирующее устройство дл систем св зи с решающей обратной св зью - Google Patents
Декодирующее устройство дл систем св зи с решающей обратной св зьюInfo
- Publication number
- SU684763A1 SU684763A1 SU772538474A SU2538474A SU684763A1 SU 684763 A1 SU684763 A1 SU 684763A1 SU 772538474 A SU772538474 A SU 772538474A SU 2538474 A SU2538474 A SU 2538474A SU 684763 A1 SU684763 A1 SU 684763A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decoder
- communication system
- register
- code
- adder
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Изобретение относитс к электросв зи, может использоватьс в приемной части аппаратуры передачи даниых. Известно декодирующее устройство дл систем св зи с решающей обратной св зью, содер жащее на входе последовательно соединенные регистр сдвига и корректор, выход которого подключен к другому входу регистра сдвига J Однако известное устройство не обеспечивает максимально правдоподобного декодировани символов. Цель изобретени - повышение достоверности декодировани . Дл этого в декодирующее устройство дл систем св зи с решающей обратной св зью, содержащее на входе последовательно соединенные регистр сдвига и корректор, выход которого подключен к другому входу регистра сдв га, введены блок сравнени и п каналов обраб ки сигнала, каждый из которых состоит из , последовательно соединенных генератора кодовой последовательности и сумматора, при этом информационные входы сумматоров п каналов обработки сигнала объединены и подключены К дополнительному выходу регистра сдвига, а выходы сумматоров через блок сравнени подключены к другому входу корректора. На чертеже приведена структурнаш электрическа схема предложенного устройства. Декодирующее устройство содержит регистр 1 сдвига, корректор 2, блок сравнени 3 и п L каналов обработки .сигнала, каждый из которых состоит из генератора 4 кодовой последовательности и сумматора 5. Устройство работает следующим образом. Принимаема из дискретного канала св зи последовательность записываетс в регистр в. В нем в каждый момент времени хран тс п последних прин тых символов. Генераторы 4 (число которых равно основанию кода) вырабатывают кодовые последовательности длиной п: первый генератор 4 вырабатывает кодовые последовательности, начинающиес с элемента О, второй - кодовые последовательности, начинающиес с символа 1 и т.д. Каждый сумматор 5 по последовательности, хран щейс в регистре 1, и по кодовым посчсловательнос м , поступающим из соответствующего генеатора 4, вычисл ет значение суммы
t/:..()
де - номер сумматора 5 (V 0,1,.) Р - веро тность ошибки конкретного вида в снмметришом канале без пам ти; 9 1 - р;
NJ (у) - число кодовых последователь- 10 костей длиной п, начинающихс символом V и отличающихс от у в i позици х.
Блок сравнени 3 сравнивает значени сумм (1) на выходах сумматоров 5 и выдает на15
свой-выход (выход декодирующего устройства ) символ, соответствующий номеру того сумматора 5, дл которого значение (1) максимально . Корректор 2 по значению .декодируемого символа регистра 1 и символа на выходе бло- го к а сравнени 3 корректирует содержимое регистра таким образом, чтобы устран лось вли ние исправленной ошибки на. последующие символы принимаемой последовательности.
Корректор 2 представл ет собой сумматор 25 по модулю основани кода. Если символ с блока сравнени 3 не совпадает с символом,
вход щим из регистра I,
происходит коррекци содержимого регистра.
Claims (1)
1. Питерсон У. , Уэлдон Э. Коды, исправл ющие ошибки, М., Мир, 1976, с. 446.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772538474A SU684763A1 (ru) | 1977-11-02 | 1977-11-02 | Декодирующее устройство дл систем св зи с решающей обратной св зью |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772538474A SU684763A1 (ru) | 1977-11-02 | 1977-11-02 | Декодирующее устройство дл систем св зи с решающей обратной св зью |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU684763A1 true SU684763A1 (ru) | 1979-09-05 |
Family
ID=20730828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772538474A SU684763A1 (ru) | 1977-11-02 | 1977-11-02 | Декодирующее устройство дл систем св зи с решающей обратной св зью |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU684763A1 (ru) |
-
1977
- 1977-11-02 SU SU772538474A patent/SU684763A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| US3550082A (en) | Automatic synchronization recovery techniques for nonbinary cyclic codes | |
| EP0127984B1 (en) | Improvements to apparatus for decoding error-correcting codes | |
| EP0166560A2 (en) | Multi-dimensional coding for error reduction | |
| US3882457A (en) | Burst error correction code | |
| US4035767A (en) | Error correction code and apparatus for the correction of differentially encoded quadrature phase shift keyed data (DQPSK) | |
| US4032886A (en) | Concatenation technique for burst-error correction and synchronization | |
| US4293951A (en) | Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block | |
| US4055832A (en) | One-error correction convolutional coding system | |
| CA2130551A1 (en) | Method for determining the number of defective digital bits (defective bit number) transmitted over a data-transmission path to be tested, and device for the carring out of the method | |
| KR950022523A (ko) | 디지탈 통신 시스템 운영 방법 및 디코드 장치와 집적 회로 | |
| SU684763A1 (ru) | Декодирующее устройство дл систем св зи с решающей обратной св зью | |
| US4635262A (en) | Method of detecting synchronization errors in a data transmission system using a linear block code | |
| US3237160A (en) | Semiconductor multiple-word correlator | |
| US7290927B2 (en) | Method and device for convolutive encoding and transmission by packets of a digital data series flow, and corresponding decoding method and device | |
| EP0408362A2 (en) | Error detection code processing device | |
| RU2797444C1 (ru) | Способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений | |
| RU2752003C1 (ru) | Устройство для приема сигналов относительной фазовой телеграфии с повышенной помехоустойчивостью | |
| RU2737763C1 (ru) | Комплекс декаметровой радиосвязи | |
| RU2834891C1 (ru) | Устройство декодирования с жесткими и мягкими решениями для двухступенчатого каскадного кода и модуляции по типу стыка с1-фл | |
| RU2109401C1 (ru) | Способ передачи и приема цифровой информации, устройство передачи и приема цифровой информации | |
| RU2743233C1 (ru) | Способ передачи и приема дискретных сообщений в комплексе декаметровой радиосвязи | |
| SU1117855A1 (ru) | Устройство дл приема сигналов с парциальным откликом | |
| SU1156264A1 (ru) | Устройство дл синхронизации @ -последовательности с инверсной модул цией | |
| SU407428A1 (ru) | Устройство определения конца блока циклического |