SU407428A1 - Устройство определения конца блока циклического - Google Patents
Устройство определения конца блока циклическогоInfo
- Publication number
- SU407428A1 SU407428A1 SU1709618A SU1709618A SU407428A1 SU 407428 A1 SU407428 A1 SU 407428A1 SU 1709618 A SU1709618 A SU 1709618A SU 1709618 A SU1709618 A SU 1709618A SU 407428 A1 SU407428 A1 SU 407428A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- combination
- bit
- code
- cells
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
1
Изобретение относитс к области электросв зи и может быть использовано при конструировании устройств циклового фазировани в системах передачи данных (СПД), использующих полные или укороченные циклические коды.
Известны устройства определени конца блока циклического кода, реализующие параллельный способ синхронизации с помощью специальных служебных комбинаций и последовательный и параллельный способы синхронизации по информационным комбинаци м.
Недостатком устройств, реализующих параллельный способ, вл етс необходимость введени специальной служебной комбинации и, соответственно, наличие датчика ее в передатчике и дещифратора в нриемпике. Иедостатком устройств, реализующих последовательный и параллельный способы, вл етс то, что проверка окончани блока кода выполн етс только после приема очередной комбинации, т. е. один раз за врем поступлени кодовой комбинации, что значительно увеличивает врем ноиска конца блока кода но сравнению с нараллельным способом, при котором проверка конца блока выполн етс с каждым принимаемым разр дом.
С целью уменьщени времени определени конца блока циклического кода в предлагаемом устройстве выход последней чейки пам ти приемного регистра подключен к одному из входов соответствующих сумматоров по модулю 2 сдвигающего регистра с обратными св з ми, к другим входам которых подключеиы выходы соответствующих чеек пам ти того же сдвигающего регистра.
Поступающа в декодирующее устройство п - разр дна комбинаци может быть описана одним из двух выражений
10
F (х) + а, + + -f
+ ... -f -f (I)
или
15
F (х) г «о + ах + а.,х + .. . + +
+ .. . + + .(II)
Если Р(х)- кодова комбинаци , то остаток R(x) от делени ее на образующий многочлен g(x) равен нулю.
Если R(x)Q, то провер етс следующа п-разр дпа комбинапи /(х), образованна
из предыдущей стиранием первого разр да слева и добавлением справа виовь прин того разр да. При этом новый остаток R(x) можно получить из предыдущего остатка. Дл комбинации, описываемой выражением
(1), смещение начала комбинации в сторону равнозначно умножению ее на л:, ноэтому R(х) равен разностн остатка от )1,елени R(x)x + а„ . g(f)V где Ш- вновьнрин тый;разр д н,-остатка от делени - ,.: : ... g(x). . . где аол; - стираемый разр д. Дл комбинации, описываемой выражением (II), смещение начала комбинации в сторону ао равнозначно делению ее на х, ноэтому R(х) равен разности остатка от делени , : R-(x)п I + .апЖ .-т- вновь .прин тый разр д и остатка от делени gp где йо - стираемый разр д. Так как дл циклического кода всегда по mod g(.s;), то .-(x) . : g(x) . При использовании кода, укороченного на 1-разр дов, нервыми слева разр дами, стираемыми при приеме очередного разр да, будут а, - дл выражени (I) - дл выражени -дл выражени -Поэтому, вычитаемые, в разности, образующей- ..(x) ,;: соответственно получаютс , . . , ,„ g(xY g(x) На.фиг.;-, и .2 показаны, в. общем виде схемы устройств дл ...определени конца блока двоичного циклического кода; на фиг. 3 и 4- общий-вид . .устройства дл онределени конца блока полного (7; 4) кода (фиг. 3,а и 4,-а), имеющего .образующий многочлен g(K)x - -x-}, и кодов, полученных укорочением его на один (фиг. 3,6 и 4,6) и два (фиг. 3,в и 4,в) разр да. Схемь на фиг.Г и 3 предназначены дл ,бинаций, описываемых выражением (I), а схемы на фиг. 2 и 4 - дл комбинаций, описываемых выраже.нием (II). Еходн.а щина 1 соединена с приемным регистром 2 и сдвигающим регистром 3 с обратными , св з ми ..(СР.ОС). Приемный регистр 2. СОСТОИТ; из чеек 4 пам ти, число которых рарно. длине, блока кода. Регистр 3 состоит ИЗ- последовательно, соединенных чеек 5 пам ти , по числу проверочных разр дОв кода, и сумматбров6 по модулю 2. Количество сум ..мато.ро.в 6 зависит от числа обратных св зей 7 в регистре 3; определ емого образующим многочленом, и числа св зей 8 выходной чейки 4 регистра 2 с чейками 5 пам ти регистра 3, определ емого количеством едипиц в остатке от делени стираемого разр да на Ъбразую1цйй многочлен. Входы всех чеек 5 пам ти соединены со входами сборки 9, выход которой подключен ко входу инвертора 10. Работа устройства ..проис)(одйт следующимобразом . .О.ч.ередной .р.азр. д. поступает-.в рег.ист)ы 2 и 3. В этом такте в регистре 3 производитс сдвиг хран щегос в чейках 5 пам ти остатка от делени комбинации, наход щейс в чейках 4 пам ти-лриемпого, . реглсхра... бавление в регистр 3 прин того разр да и деление (за счет обратных св зей 7) па образу-, ющий м-ногочлен. ,.В.-эхом..,же такте .в, прием-, ном регистре 2 производитс сдвиг, стирание первого слева разр да и вычитание из регистра 3 (за счет св зей 8) остатка от делени стираемого разр да, имеющего- - вдвоичномкоде значение «О или «1, на образующий многочлен. Таким.. о.бразом,.,в регистре З.:паходптс остаток от делени нового содержимого приемного регистра 2 на образующий многочлен. На выходе инвертора 10 сигнал по вл етс только при нулевом содержимом чеек 5 па .м ти регистра 3, т. е. когда в приемном регистре 2 находитс кодова комбинапи . .. П р ед ме.т..и.з о б.р е те н и. ;.. ... Устройство определени коцца. блока циклического кода, содержащее приемный регистр , .состо щий из последовательно соединенных чеек .пам ти по числу разр дов кода , при этом вход приемного регистра ..подключен ко .входу сдвигающего регистра с обратными св з ми, состо щего из последовательно .соединенны.х сумматоров по модулю 2 и чеек пам ти по числу проверочных разр до .в кода, прпчем вх.одь чеек пам тп. сдвигагощего регистра с обратными св з ми через схему «ИЛИ (сборку) подключепьт ко входу инвертора, отличающеес тем, что, с целью уменьщени времени определени конца блока циклического кода, выход носледней чейки пам ти приемного регистра подключен к одному из входов соответствующих су.мматоров но модулю 2 сдвигающего регистра с обратными св з ми, к другим входам кото- . рых подключены выходы соответствующих чеек пам ти того же сдвигающего рег.истра.
Рг/гЛ
Тиг.ЗВ
РигЛа.
fv2.5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1709618A SU407428A1 (ru) | 1971-10-29 | 1971-10-29 | Устройство определения конца блока циклического |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1709618A SU407428A1 (ru) | 1971-10-29 | 1971-10-29 | Устройство определения конца блока циклического |
Publications (1)
Publication Number | Publication Date |
---|---|
SU407428A1 true SU407428A1 (ru) | 1973-11-21 |
Family
ID=20491538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1709618A SU407428A1 (ru) | 1971-10-29 | 1971-10-29 | Устройство определения конца блока циклического |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU407428A1 (ru) |
-
1971
- 1971-10-29 SU SU1709618A patent/SU407428A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3369229A (en) | Multilevel pulse transmission system | |
US3775746A (en) | Method and apparatus for detecting odd numbers of errors and burst errors of less than a predetermined length in scrambled digital sequences | |
US3873971A (en) | Random error correcting system | |
US20190165814A1 (en) | COSET PARTITION BASED CONSTRUCTION METHOD FOR (n,n(n-1),n-1) PERMUTATION GROUP CODE AND CODE SET GENERATOR THEREOF | |
GB1597218A (en) | Apparatus for electronic encypherment of digital data | |
US3478313A (en) | System for automatic correction of burst-errors | |
US3588819A (en) | Double-character erasure correcting system | |
US4055832A (en) | One-error correction convolutional coding system | |
US3024444A (en) | Error detection by shift register parity system | |
SU407428A1 (ru) | Устройство определения конца блока циклического | |
JPH03219725A (ja) | 誤り検査コード生成装置および伝送誤り検出装置 | |
EP0004718A1 (en) | Method of and apparatus for decoding shortened cyclic block codes | |
RU2702724C2 (ru) | Способ совместного арифметического и помехоустойчивого кодирования и декодирования | |
US3439329A (en) | Electronic error detection and message routing system for a digital communication system | |
SU423255A1 (ru) | Устройство для исправления стираний | |
RU29816U1 (ru) | Кодирующее устройство помехоустойчивого кода | |
SU684763A1 (ru) | Декодирующее устройство дл систем св зи с решающей обратной св зью | |
SU1591196A1 (ru) | Устройство для кодирования и декодирования с обнаружением ошибок в сообщениях переменной длины | |
SU574862A1 (ru) | Формирователь сигналов кода морзе | |
SU1190524A1 (ru) | Устройство дл декодировани корректирующих циклических кодов | |
SU1095398A2 (ru) | Устройство дл мажоритарного декодировани двоичных кодов при трехкратном повторении сообщени | |
SU1287296A1 (ru) | Устройство дл исправлени ошибок | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
RU42143U1 (ru) | Декодирующее устройство помехоустойчивого кода | |
SU1083387A1 (ru) | Декодер циклического кода с исправлением ошибок и стираний |