SU687446A1

SU687446A1 - Device for interfacing computor with communication channels

Info

Publication number: SU687446A1
Application number: SU752163703A
Authority: SU
Inventors: Анатолий Федорович Петрунин; Валентин Серафимович Дрогайцев; Константин Николаевич Лисин; Людмила Алексеевна Герасименко
Original assignee: Предприятие П/Я А-7555
Priority date: 1975-08-08
Filing date: 1975-08-08
Publication date: 1979-09-25

Description

36873687

Это достигаетс leM, что в устройство дополнительно введены группа элементов ИЛИ и блок сравнени ,первый вход которого соединен с вьЕходом буферного регистра.а второй вход - с выходом группы элементов ИЛИ, выход блока сравнени ооединен со вторым входом элемента И, входы каждого из элементов ИЛИ группы соединены с соответствующими выходами коммутатора каналов..This is achieved by leM, that an OR group and a comparison block are added to the device, the first input of which is connected to the output of the buffer register. And the second input - with the output of the group of OR elements, the output of the comparison block is connected to the second input of the AND element, the inputs of each of the OR elements the groups are connected to the corresponding outputs of the channel switch ..

На чертеже представлена блок-схема предiJiaracMoro устройс1-ва.The drawing shows a block diagram of a pre-iJiaracMoro device.

Устройство содержит коммутатор I каналов св зи, буферный регистр 2, дешифратор 3 адреса каналов св зи, регистр 4 адреса каналов св зи, блок 5 управлени , блок б 1Л)Нтрол , элемент И 7, элемент ИЛИ 8, блок 9 сравнени , группу элементов ИЛИ 10.The device contains a switch of I communication channels, a buffer register 2, a decoder 3 addresses of communication channels, a register 4 addresses of communication channels, control block 5, block b 1L) Control, element 7, element OR 8, block 9 comparison, group of elements OR 10.

Устройство работает следующим образом. В исходном состо нии триггеры буферного регистра 2 и регастра 4 адреса каналов св зи 11аход тс в нулевом состо нии. Ни одна выходна щина дешифратора 3 адреса каналов св зи, поступающа в коммутатор 1 каналов св зи, не возбуждена. На всех разр дах рабочих каналов св зи элементов ИЛИ группы 10, на выходах блока 5 управле}ш , на выходе блока 9 сравнени , элемента. И 7, блока 6 контрол , элемента ИЛИ 8 сигаалы отсутствуют.The device works as follows. In the initial state, the triggers of the buffer register 2 and the regaster 4 are the addresses of the communication channels 11, which are in the zero state. No output of the decoder 3 of the address of the communication channels entering the switch 1 of the communication channels is excited. At all bits of the working channels of communication of the elements of OR of group 10, at the outputs of block 5, control is w, at the output of block 9 of comparison, of the element. And 7, block 6 controls, element OR 8 no lights.

Информаци от ЭВМ в виде параллельных слов поступает в буферный регистр 2 (информацноина частъ слова), адресна часть слова поступает в блок 5 управлени . После заполнени всех разр дов буферного регистра 2 код адреса через блок 5 управлени , регистр 4 к деигафратор 3 возбуждает одну из адресных пдп коммутатора 1. Это обеспечивает вывод кода буферного регастра 2 в соответствующий адресу канал св зи.. . .Information from the computer in the form of parallel words enters buffer register 2 (information is part of the word), the address part of the word enters control unit 5. After filling all the bits of the buffer register 2 with the address code through control block 5, register 4 to de-ihfrator 3 excites one of the address rsp of switch 1. This ensures output of the buffer register code 2 to the communication channel corresponding to the address. .

При этом, одновременно, выходной код канала св зи через rpyimy элементов ИЛИ 10 поступает на входы блока 9 сравнени , где сравниваетс с кодом, поступающим с буферного регистра 2. При неравенстве этих кодов на вы ,ходе блока 9 сравнени по вл етс сигаал неисправность, которьш по тактовому сигналу с блока 5 управлени через этемент И 7 и элемент ИЛИ 8 поступ т на контрольно-диагностический выход устройства. Блок 6 контрол в процессе работы вы вл ет ошибки, возника ющие в деишфраторе- 3, и выдает сигнал неисправность , через элемент ИЛИ 8 на выход устройства.At the same time, the output code of the communication channel through the rpyimy of the elements OR 10 enters the inputs of comparison unit 9, where it is compared with the code received from buffer register 2. If these codes are not equal, during the comparison block 9, a fault appears The clock signal from the control unit 5 through the And 7 signal and the OR 8 element is fed to the control and diagnostic output of the device. The control unit 6 during operation detects errors occurring in deishfratore-3, and issues a fault signal through the element OR 8 to the output of the device.

Неисправный канап св зи определ етс по адресу канала св зи, в который в момент обнаружени неисправности выдаетс информаци .A faulty communication circuit is determined by the address of the communication channel at which information is issued at the time of the malfunction detection.

Таким образом, обеспечиваетс непрерывный контроль рабочих каналов св зи устройства, что приводит к повьплению надежности его работы.Thus, continuous monitoring of the working channels of the device is ensured, which leads to an increase in the reliability of its operation.

Claims

1. Author's certificate SSSS N 4J3480, M., cl. G 06 F 9/00, 1971.

2. USSR author's certificate N 401996, M. class., G 06- F 9/00, 1971.