SU676193A3 - Устройство дл адресации блоков пам ти - Google Patents

Description

истр 15, состо щий из триггеров 16 17.

Регистры 1 и 2 подключаютс  к блоу пам ти 18, состо щему из полей 9-22.

Устройство также содержит первый огический блок 23, состо щий из эле- 5 ентов и 24-27 и элементов ИЛИ 28 и 9, второй логический блок, состо щий э триггера 30 и элемента И 31, первую группу элементов И 32-35, вторую группу элементов И 36-39, третью 10 группу элементов И 40-43, элемент ИЛИ. 44.

Устройство содержит также управл ющие шины 45-53. Выходы первого регистра 3 подключены соответственно 5 к входам регистра-адреса 1 и одним входам первого логического блока 23, ilpyrae входы которого соединены с выходами второго 6 и третьего 9 регистров , а выходы - с входами регистра п адреса 1, входы и выходы четвертого 12 и п того 15 регистров через элементы И 32-35 и 36-39 подключены соответственно к выходам и входс1М выходного регистра 2. Одни входы элементов И 40-44 третьей группы соединены с выходом второго логического блока,, другие - с выходами четвертого 12 и п того 15 регистров, а выходы элементов И. 40-44 подключены к входам второго б третьего 9 регистров, вход 30 BTOpoYo логического блока и управл ющие входы элементов И 32-35 и 36-39 соединены с управл ющими шинами 45,51,

Каждое поле блока 18 обозначаетс  35 единственно возможным адресом, состо щим из двух двоичных знаков. Например, адресом дл  пол  19  вл етс  логическое состо ние 00 , в то врем  как адресом дл  пол  18  вл етс  логичес- Q кое состо ние 11 . Адресаци  блока 18 может производитьс  с помощью регистра адреса 1. На регистр адреса 1 подаютс  сигналы от регистра 3 и от одного из двух регистров 6 или 9 через логический блок 23. Регистр 3 со- 5 держит два сегмента 4 и 5. Сегмент 4 содержит адресные двоичные знаки дл  адресации каждой  чейки слова блока 18 в каждом из полей. Например, если поле блока ГО содержит 16000 SO  чеек, .то сегмент 4 включает 14 адресных двоичных знаков. Адресные двоичные знаки в сегменте 4 обеспечиваютс  с помощью обычных средств, например , с помощью сочетани  адресных 55 двоичных знаков, получаемых из командного слова, и адресных двоичных знаков , обеспечиваемых прогрг ммным счетчиком (на чертеже не показан). Если сегмент 4 находитс  в логическом Q состо нии 1, то регистр 9 отпираетс  через блок 23, пропуска  сигналы к регистру 1. Если сегмент 4 находитс 

тогда

в логическом состо нии

содержание регистра 6 пропускаетс  через блок 23 к регистру 1.

Каждый из регистров 6 или 9 содержит адрес одного из четырех полей 19-22 блока 18. Двапол  блока 18, определ емые регистрами 6 и 9, представл ют адресное пространство машины , т.е. только те  чейки, адресаци  которых производитс  в двух пол х блока 16, определ емых в регистрах 6 и 9. Так, если регистр 6 запоминает логический ноль в каждом отдельном триггере 7 и 8, тогда в случае, если сегмент 4 содержит логический ноль, будет производитьс  адресаци  пол  19, если же сегмент 4 содержит единицу , тогда можно производить адресацию пол  20.

Таким образом, путем использовани одного знака регистра 3 в блоке 18 может быть произведена адресаци  любого поли.

Кроме того, путем включени  двух регистров 6 и 9 может быть осуществлена адресаци  любого из двух полей блока 18, просто путем изменени  логического состо ни  сегмента 4 регистра 3.

Регистры 12 и 15 служат дл  того, чтобы контролировать и измен ть содержимое регистров 6 и 9 соответственно Регистр 2 св зан с блоком 18 дл  двунаправленной передачи информации.

На фиг. 1 показаны сигналы, обозначенные как SMK, SMK, JMP и ЧМК . Сигнал SMK по вл етс  в ответ на сигнал SMK. Каждый из других сигналов обеспечиваетс  за счет программного управлени . Сигнал SMK используетс  дл  того, чтобы передавать содержание регистра 2 в регистры 12 и 15, сигнал IMK используетс  дл  того, чтобы передавать содержание регистров 12 и 15 в регистр 2, и сигнал JMP используетс  дл  того, чтобы передавать содержание регистров 12 и 15 в регистры 6 и 9.

Claims (2)

1. Содержание регистров 12 и 15 передаетс  в регистры 6 и 9 соответственно в ответ на сигнал SMKи JMP. Содержание регистров 6 и 9, таким образом , используетс  дл  того, чтобы производить адресацию блока 18 через регистр 1 в зависимости от состо ни  сегмента 5. После выдачи сигнала прерывани  регистры 6 и 9 привод тс  в предварительное состо ние дл  адресации заранее определенных полей 1922 блока 18. Сигнал IMK дает возможность передавать содержание регистров 12 и 15 в регистр 2, сохран  , таким образом адреса, содержащиес  в регистрах 6 и 9 до выдачи сигнала прерывани . Информаци , запоминаема  в регистре 2, может, в свою очередь, передаватьс  в блок 1В. После окончани  реакции на состо ние прерывани  сигнал SMK снова выдаетс  и содержимое регистра 2, который содержит адреса , предварительно находившиес  в регистрах 6 и 9, снова посылаетс  567 к регистрам 12 и 15. Работа устройс ва возобновл етс  после того, как производ тс  сигнал ЗМКи сигнал JM и содержание регистров 12 и 15 пере даетс  соответственно к регистрам 6 и 9. Рассмотрим работу устройства бол конкретно (см.фиг. 2 и 3). Регистры 6,9,12 и 15 содержат тр геры 7,8,10,11,13,14,16 и 17, кажды из которых имеет сигнальный вход 54 вход 55 стробировани  и вход 56 уст новки. Св зь входов устройства с регист ром 2 обеспечиваетс  с помощью триг геров 13,14,16 и17 и элементов И 36-39 в ответ на сигнал IMK на шине 51. Сигнал SMK выдаетс  по сигналу SMK через триггер 30, который приво дитс  в заданное состо ние в ответ на сигнал SMK, Элемент И 31 полность отпираетс  сигналом JMP на шине 52. Сигнал SMK устанавливает в нулевое состо ние триггер 30. Сигналы стробировани  подаютс  на шины 46 и 53; сигнал установки подаетс  на шину 47; сигнал прерывани  подаетс  на шину 48. Состо ние логического нул  сегмен та 4 передаетс  на шину 49, в то врем  как состо ние логической единицы - на шину 50. Диаграмма состо ни  (см.фиг.З) включает различные логические состо  ни , накапливаемые в регистрах 12, 15,6 и 9 в ответ на сигналы SMK, JMP и INT. Например, логическое состо ние 40 показанное дл  регист ра 15 под обозначением SMK, указывает , что в ответ на сигнал SMK триггеры 16 и 17 обеспечивают на своих соответству.ю1цих входах логическое и логическое состо состо ние t п ние О. Таким образом, при запусйе устройства триггеры 13,14,16 уста навливаютс  в нулевое, а триггер 17 - в заданное состо ни . Соответст венно, регистры 6 и 9 адресуют пол . 19 и 20. Пол  19 и 20 будут адресоватьс  в зависимости от логического состо ни  сегмента 4. Если имеетс  необходимость в адресации, иного пол , чем поле, на которое указывают приведенн ые в исходное состо ние регистры 6 и 9, тогда логические адреса полей блока 18 передаютс  через регистр 2 к регистрам 12 и 15 в ответ на сигна стробировани . Сигнал SMK устанавливает в заданное состо ние триггер 30 частично при этом открыва  элемент И 31, который открываетс  дальше по сигналу JMP на шине 52, производ , таким путем, сигнал SMK. Сигнал SMK дает возможность передать содержимое регистров 12 и 15 к соответствующим регистрам 6 и 9 при по влении импуль са стробировани  на шине 53. В этом случае, как можно видеть из диаграммы состо ни , в ответ на сигнал SMK содержимое регистра 2, т.е. логические состо ни  ОО и 10, ввод тс  в регистры 12 и 15 соответственно. Регистры 6 и 9 в это врем  в действие не привод тс . Также при по влении сигнала JMP, регистры 12 и 15 не привод тс  в действие и содержимое этих регистров передаетс  в регистры 6 и 9 соответственно. Адресуетс  либо поле 19, либо поле 21/ в зависимости от логического состо ни  сегмента 4. Обработка продолжаетс  в одном из упом нутых выше полей блока 18 до тех пор, пока не происходит прерывани . Тогда.на шине 48-по вл етс  сигнал прерывани  и проходит через элемент ИЛИ 44, устанавлива  в заданное состо ние триггер 11 в нулевое состо ние - триггеры 7,8 и 10, заставл   таким путем регистр 6 гщресовать поле 19 и регистр 9 - адресовать поле 20. Сигнал прерывани  может устанавливать в определенные состо ни  триггеры 7,8,10,11. В ответ на состо ние прерывани  по вл етс  сигнал SMK, открыва  таким путем элементы И 36-39, так что регистр 2 может принимать содержимое регистров 12 и 15. По окончании услови  прерывани  по вл етс  сигнал SMK, вызыва , таким путем передачу содержимого регистра 2 к регистрам 12 и 15 и в ответ на сигнал JMP - передачу к регистрам 6 и 9. Работа устройства продолжаетс  до тех пор, пока не по витс  другой сигнал прерывани . Формула изобрет:ени  Устройство дл  адресации блоков пам ти, содержащее регистр адреса, выходной регистр и логические блоки, отличающеес  тем, -что/ с целью расширени  области применени  устройства путем обеспечени  возможности адресации независимо от длины адресного слова, оно содержит регистры и группы элементов И, причем выходы первого регистра подключены соответственно к входам регистра адреса и одним входам первого логического блока, другие входы которого соединены с выходами второго и третьего регистров, а выходы - с входами егистра адреса, входы и выходы четвертого и п того регистров через лементы И первой и второй групп подлючены соответственно к выходам и ходам выходного регистра, одни вхоы элементов И третьей группы соедиены с выходом второго логического лока, другие - с выходами четвертоо и п того регистров, а выходы элеентов И третьей группы подключены входам второго и третьего регистров, ход второго логического блока и 76761 ;управл ющие входы элементов И первой :И второй групп соединены с соответствующими управл ющими шинами. Источники информации, прин тые во внимание при экспертизе 1.Крайзмер Л,П. Устройства хранени  дискретной информации. - Л.г Энерги , 1969, с. 264-267.
2. 2.Патент США №3943225, кл. 340-172.5, 1972. / ,