SU1742810A1 - Устройство дл ввода аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  ввода аналоговой информации. Цель изо- Ьретений - расширение функциональных возможностей за счет исключени  потерь информации в системах реального масшта7 ба времени с абсолютными приоритетами задач . Устройство содержит первый 1-й второй 2 регистры , второй коммутатор 3, последовательно соединенные АЦП 4 и мультиплексор 5. блок сопр жени  6 и буферный элемент 7. первый 8 и второй 9 формирователи, первый элемент И 10, элемент задержки 11. первый триггер 12. группу элементов И 13. второй триггер 14. первый коммутатор 15, блоки выборки-хранени  16. Устройство позвол ет осуществл ть ввод информации с выбранных входов в произвольном пор дке. Можно прекратить операцию ввода с данных входов и произвести операцию ввода с других входов, если эта задача имеет больший приоритет, а затем продолжить ввод аналоговой информации по первой задаче, бил. (Л

Description

VI

4 Ю 00

о

Изобретение относитс  к вычислительной технике и может быть использовано дл  ввода аналоговой информации в ЭВМ.

Известно устройство дл  ввода информации , содержащее аналого-цифровой преобразователь , блок пам ти, первый, второй и третий счетчики, коммутатор, первый, второй и третий элементы И, генератор, регистр , первый, второй и третий узлы выборки-хранени , элемент 2-И-ИЛИ. четвертый счетчик, второй дешифратор и элемент НЕ, первый дешифратор, входы которого совместно с входами группы второго и третьего счетчиков  вл ютс  управл ющими входами группы устройства, выходы аналого-цифрового преобразовател  соединены с входами первой группы блока пам ти.выходы которого  вл ютс  выходами группы устройства, выход генератора соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом первого счетчика , выходы которого соединены с входами второй группы блока пам ти, вход которого соединен с выходом третьего элемента ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим выходами регистра, входы группы которого соединены соответственно с выводами первого дешифратора, первый выход регистра соединен с вторым входом первого элемен- та И, выходы второго счетчика соединены с входами группы коммутатора, выходы третьего счетчика соединены соответственно с входами второго элемента И. выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого счетчика, выход второго элемента ИЛИ соединен с входом регистра и  вл етс  выходом устройства, выход элемента НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с первым выходом второго дешифратора, второй выход которого соединен с вторым входом третьего узла выборки-хранени , выход которого соединен с первым входом аналого-цифрового преобразовател , второй вход которого соединен с входом третьего счетчика и третьим входом второго дешифратора, входы которого соединены с выходами четвертого счетчика, вход которого соединен с выходом элемента 2-2И-ИЛИ, первый вход которого соединен с вторыми входами первого и второго узлов выборки-хранени  и вторым выходом регистра, третий выход которого соединен с входом элемента НЕ и вторым входом элемента 2-2И-ИЛИ, третий вход которого соединен с выходом генератора, первые входы первого и второго узлов выборки-хранени   вл ютс  информационными входами . группы устройства, выходы первого и второ5 го узлов выборки-хранени  соединены соответственно с первым и вторым входами коммутатора, выход которого соединен с вторым входом третьего узла выборки-хранени , выход третьего элемента И соединен

0 с входом второго счетчика, четвертый выход второго дешифратора соединен с вторым входом первого элемента ИЛИ. В данном устройстве реализуетс  возможность сканировани  либо всей группы входов, либо

5 выбранной группы, опрос одного входа.

Недостатком такого устройства  вл етс  невозможность синхронного ввода информации , например, с аналоговых входов первого, четвертого, шестого и седьмого,

0 Необходимо задать группу входов с первого по седьмой, ввести с них информацию в пам ть, а уже затем прочитать ее. Таким образом, необходимы операции ввода аналоговой информации с второго, третьего,

5 п того и шестого входов, что ухудшает быстродействие устройства.

Наиболее близким к предлагаемому  вл етс  устройство, содержащее мультиплексор ,аналого-цифровой

0 преобразователь, первый регистр, блок пам ти , первый и второй счетчик и, четыре коммутатора, блок микропрограммного управлени , информационные входы мультиплексора  вл ютс  входами аналоговых

5 сигналов устройства, выходы первого регистра соединены с адресными входами мультиплексора , выход которого соединен с информационным входом аналого-цифрового преобразовател , выходы которого со0 единены с информационными входами второго коммутатора, выходы которого объединены с выходами первого коммутатора и соединены с информационными входами блока пам ти, выходы которого соединены

5 с информационными входами четвертого коммутатора, выходы которого объединены с выходами третьего коммутатора и соединены с информационными входами первого регистра, выходы которого  вл ютс  инфор0 мационными выходами устройства, информационные входы третьего коммутатора, входы установки первого счетчика, информационные входы второго регистра и командные входы блока микропрограммного

5 управлени   вл ютс  управл ющими входами устройства, выходы первого счетчика соединены с адресными входами блока пам ти, один из выходов которого соединен с вторым управл ющим входом блока мик программного управлени  и  вл етс  управл ющим выходом устройства, информационные входы первого коммутатора соединены с выходами первого регистра, выходы второго регистра соединены с установочными входами второго счетчика, выход переполнени  которого соединен с первым управл ющим входом блока микропрограммного управлени , первый, второй, четвертый , п тый и шестой выходы которого соединены соответственно с управл ющими входами второго и четвертого коммутаторов , входами разрешени  записи и разрешени  чтени  блока пам ти и управл ющим входом первого регистра, третий выход блока микропрограммного управлени  соединен с управл ющими входами первого и третьего коммутаторов, дев тый выход блока микропрограммного управлени  соединен со счетными входами счетчиков, седьмой, восьмой, дес тый и одиннадцатый выходы блока микропрограммного управлени  соединены соответственно с управл ющим входом аналого-цифрового преобразовател , стробирующим входом первого счетчика, управл ющим входом второго регистра и стробирующим входом второго счетчика Данное устройство позвол ет работать в режимах подготовки элементов к преобразованию и считывани  накопленной информации .

Недостатком данного устройства  вл етс  невозможность использовани  ввода аналоговых в асинхронных процессах, характерных дл  систем реального времени с абсолютными приоритетами задач. Например , в системе управлени  технологической установкой может быть реализована задача контрол  группы технологических параметров и. имеюща  более высокий приоритет, задача программного управлени  одним из параметров (давлением, положением или скоростью вращени  испытательного орга- на и т.п. ). При этом может возникнуть ситуаци  , иллюстрируема  на фиг. 1 Здесь процесс контрол  параметров прерываетс  задачей программного управлени . Если к моменту прерывани  был осуществлен процесс запуска ввода аналоговых сигналов по нескольким каналам (например, 1,3.5, 6), но не завершен ввод результатов аналого-цифрового преобразовани  в пам ть ЭВМ (пусть введены только данные по каналу 1), то при возврате управлени  прерванному процессу ввод должен быть продолжен. Однако ввод аналоговых сигналов в систему реального времени с абсолютными приоритетами задач приведет к смене программы

опроса каналов внутри устройства и данные по каналам 3, 5, 6 будут утер ны.

Целью изобретени   вл етс  расширение функциональных возможностей за счет 5 исключени  потерь информации в системах реального масштаба времени с абсолютными приоритетами задач.

Поставленна  цель достигаетс  тем, что в устройство дополнительно введены св 0 занные с интерфейсной магистралью ЭВМ блок сопр жени  и буферный элемент, первый и второй формирователи, первый элемент И, элемент задержки, первый триггер, п вторых элементов И. второй триггер, п

5 блоков выборки-хранени , вторые входы которых  вл ютс  входами устройства, а первые входы св заны с выходами мультиплексора, первые входы которого св заны с выходами вторых элементов И,

0 вторые входы которых объединены и св заны с выходом второго формировател , вход которого объединен со стробирующим входом второго регистра и четвертым выходом блока сопр жени , п тый выход которого

5 св зан со стробирующим входом второго триггера, выход которого соединен с управл ющим входом мультиплексора, адресный вход которого соединен с выходом первого регистра информационный вход которого,

0 объединенный с информационными входами второго регистра, второго триггера, первым входом первого элемента И св зан с интерфейсной магистралью ЭВМ, причем выходы второго регистра св заны с первы5 ми входами вторых элементов И, а первый выход блока сопр жени  соединен с управл ющим входом буферного элемента, информационный вход которого соединен с выходом АЦП, управл ющий вход которого

0 соединен с выходом первого триггера, информационный вход которого соединен с шиной логического нул  устройства, а стро- бирующий вход первого триггера соединен с выходом элемента задержки, вход которо5 го объединен с информационным входом второго коммутатора и выходом первого формировател , вход которого объединен со стробирующим входом первого регистра и третьим выходом блока сопр жени , вто0 рой выход которого соединен со вторым входом первого элемента И, выход которого соединен с установочным -входом первого триггера.

На фиг.1 показана схема ввода аналого5 вых сигналов в известном устройстве: на фиг.2 - структурна  схема устройства дл  селективного ввода аналоговых сигналов; на фиг.З - схема блока сопр жени ; на фиг.4 - форма управл ющего слова дл  первого режима; на фиг.5 - то же, дл  второго режима; на фиг.6 - алгоритм работы второго режима .

Устройство дл  ввода аналоговых сигналов содержит первый 1 и второй 2 регистры , второй коммутатор 3, последовательно соединенные аналого-цифровой преобразователь 4 и мультиплексор 5, адресный вход которого соединен с выходом первого регистра 1. св занные с интерфейсной магистралью ЭВМ блок 6 сопр жени  и буферный элемент 7, первый 8 и второй 9 формирователи , первый элемент И 10, элемент 11 задержки , первый триггер 12, группу элементов И 13, второй триггер 14, первый коммутатор 15, блоки 16 выборки-хранени . Вторые входы устройств 16  вл ютс  входами устройства, а первые входы св заны с выходами коммутатора 15, первые входы которого св заны с выходами элементов И 13, вторые входы которых объединены и св заны с выходом второго формировател  9, вход которого объединен со стробирующим входом второго регистра 2 и четвертым выходом блока 6 сопр жени , п тый выход которого соединен со стробирующим входом второго триггера 14, выход которого соединен с управл ющим входом коммутатора 15, вторые входы которого соединены с выходами второго коммутатора 3, адресный вход которого соединен с выходом первого регистра 1, информационный вход которого, объединенный с информационными входами второго регистра 2. второго триггера 14, первым входом первого элемента И 10, св зан с интерфейсной магистралью ЭВМ, причем выходы второго регистра 2 св заны с первыми входами элементов И 13, а первый выход блока 6 сопр жени  соединен с управл ющим входом буферного элемента 7, информационный вход которого соединен с выходом аналого- цифрового преобразовател  4, управл ющий вход которого соединен с выходом первого триггера 12, информационный вход которого соединен с шиной логического нул  устройства, а стробирующий вход первого триггера 12 соединен с выходом элемента 11 задержки, вход которого объединен с информационным входом второго коммутатора 3 и выходом первого формировател  8, вход которого объединен со стробирующим входом первого регистра 1 и третьим выходом блока 6 сопр жени , второй выход которого соединен с вторым входом первого элемента И 10, выход которого соединен с установочным входом первого триггера 12.

Блок 6 сопр жени  содержит селектор 17 адреса, первый 18 и второй 19 элементы ИЛИ, первый 20 и второй 21 элемент ИЛИНЕ , третий элемент И 22, третий элемент ИЛИ 23. Блок сопр жени  содержит шестнадцать шин АД 1 - АД 6. Элемент 11 задержки состоит из диода 24, конденсатора 25 и

элемента И-НЕ 26.

Операци  запуска устройства производитс  при обращении по двум адресам, которые синхронизируютс  блоком 6 сопр жени  в адресном пространстве ЭВМ.

0 Адрес 1 (далее А 1) используетс  при работе в режиме 2 и адрес3 (далее А 2)- при работе в режиме 1. Максимальна  разр дность шины данных определ етс  количеством используемых каналов плюс разр д шины

5 данных дл  переключени  режимов (в случае восьми каналов необходимо, как минимум , 9 разр дов шины данных).

Предлагаемое устройство может работать в двух режимах: первый режим - режим

0 асинхронного ввода, когда аналогова  информаци  вводитс  с одного из входов устройства; второй режим - режим синхронного ввода, когда аналогова  информаци  одновременно запоминаетс  на

5 предварительно назначаемых в произвольном пор дке устройствах 16 выборки-хране- ни , а затем в произвольной последовательности вводитс  через интерфейсную магистраль в ЭВМ,

0 В первом режиме количество каналов составл ет 1-8. При включении питани  с интерфейсной магистрали поступает сигнал сброса Н (Н означает низкий уровень сигнала ), который, пройд  через элемент И 10,

5 устанавливает триггер 12 в единицу (высокий уровень на пр мом выходе) и тем самым на управл ющем входе АЦП 4 устанавливаетс  высокий уровень сигнала, АЦП 4 переходит в режим Гашение, т.е. АЦП 4 не

0 готов обрабатывать входной аналоговый сигнал. Дл  работы в первом режиме необходимо записать в цикле Вывод по адресу А 2 число, указывающее код выбранного канала (например, дл  третьего канала это

5 число равно 3) и режим работы. Формат управл ющего кода приведен на фиг.4, т.е. по адресу А 2 необходимо записать код (3s) При этом в первый регистр 1 запишетс  код выбранного канала (в данном случае 3), а на

0 выходе второго триггера 14 по сигналу с п того выхода блока 6 сопр жени  установитс  высокий уровень (так как на информа- ционном входе триггера присутствует высокий уровень О). Этот сигнал высокого

5 уровн  переключает коммутатор 15 таким образом, что будут скоммутированы вторые входы. При этом сигнал с третьего выхода блока 6 сопр жени , пройд  через формирователь 8, который формирует необходи- мую дл  устойчивой работы блоков 16

выборки-хранени  длительность сигнала (дл  1100 СК 2 7,5 мкс), попадает на вход элемента задержки и на вход второго коммутатора 3 высоким уровнем. Коммутатор 3 по своим адресным входам с помощью регистра 1 уже скоммутирован на выбранный канал (в данном случае на третий канал). Поэтому сигнал высокого уровн  с выхода второго коммутатора 3 через соответствующий второй вход коммутатора 15 попадает на первый вход соответствующего (в данном примере третьего устройства 16з выборки-хранени ) и переводит его в режим выборки. Аналоговый сигнал на втором входе выбранного устройства выборки-хранени  запоминаетс . По спаду сигнала (т.е. низким уровнем) на первом входе блока 16 выборки-хранени  оно переводитс  в режим хранени . Запомненный аналоговый сигнал с выхода блока 16з выборки-хранени  (в данном примере третьего) попадает на скоммутированный мультиплексором 5 (адрес выбираемого канала задаетс  тем же первым регистром 1) вход АЦП 4. Запуск АЦП 4 осуществл етс  по заднему фронту сигнала с выхода первого формировател  8. Этот сигнал проходит через элемент 11 задержки , причем задержка равна времени переключени  мультиплексора 5 (дл  коммутатора КР 590 кн около 300 не). С выхода элемента 11 задержки сигнал выходит инвертированным и по заднему фронту сигнала первый триггер 12 устанавливаетс  в состо ние логического нул . При этом низкий уровень устанавливаетс  на управл ющем входе АЦП 4. Начинаетс  режим преобразовани  в АЦП 4. После завершени  измерени  АЦП 4 выставл ет сигнал готовности , который сигналом с первого выхода блока 6 сопр жени  читаетс  по адресу 1 через буферный элемент 7. ЭВМ вводит дан- , ные сигналом ВВОД по адресу 2 и одновременно сигналом низкого уровн  с второго выхода блока 6 сопр жени  через элемент И 10 устанавливает первый триггер 12 в единичное состо ние и АЦП 4 переводитс  оп ть в режим Гашение. Тем самым подготавливаетс  работа устройства дл  последующего ввода информации.

Работа устройства во втором режиме (режим синхронного ввода аналоговых сигналов рассматривают на примере каналов 2,3,5, 7). Дл  этого необходимо с четвертого выхода блока 6 сопр жени  выдать сигнал высокого уровн  (записью соответствующего кода по адресу 1). При этом во второй регистр 2 заноситс  позиционный код выбираемых каналов и одновременно во второй триггер 14 заноситс  единица (активный уровень низкий) и второй триггер 14 устанавливаетс  в нулевое состо ние. При этом оказываютс  скоммутированными первые входы коммутатора 15. Формат кода, который выдаетс  ЭВМ по адресу 1 в цикле Вы- 5 вод, приведен на фиг.5 (т.е. в восьмеричной форме код 526в). Сигнал с четвертого выхода блока 6 сопр жени  поступает на вход второго формировател  9, который формирует импульс высокого уровн  такой длительно0 стью, котора  необходима дл  устойчивой работы блоков 16 выборки-хранени . Этот импульс пройдет через элементы И 13, на первые входы которых поступило разрешение высокого уровн  с выходов второго ре5 гистра 2. С выходов элементов И 13 импульсы через соответствующие первые входы коммутатора 15 попадают на соответствующие блоки 16 выборки-хранени  (в данном примере 2, 3, 5, 7). На них происхо0 дит одновременна  выборка и запоминание аналоговых сигналов. Далее ЭВМ необходимо произвести съем цифровой информации с блоков выборки-хранени . При этом четыре раза необходимо использовать режим 1,

5 причем считывание каналов может идти в произвольном пор дке, т.е. по адресу 2 выдать кол втооого канала (число 2s) и ввести код с АЦП 4 в ЭВМ; затем выдать код третьего канала (число Зв) и ввести код с АЦП 4 в

0 ЭВМ; выдать код п того канала (число 5s) и ввести код с АЦП 4 В ЭВМ; выдать код седьмого канала (число 7в) и ввести код с АЦП 4 в ЭВМ. При этом выход второго триггера 14 находитс  в состо нии высокого

5 уровн  (первый режим). Алгоритм работы во втором режиме приведен на фиг.6 Св зь устройства дл  синхронного ввода аналоговой информации с ЭВМ осуществл етс  при помощи блока 6 сопр жени .

0 Реализаци  блока 6 сопр жени  определ етс  интерфейсом, используемым дл  св зи устройства с ЭВМ. При использовании интерфейса МПИ (ОСТ 11.305.903/80) блок 6 сопр жени  содержит шестнадцать

5 шин AD 1 - АО 16 дл  передачи адреса и обмена данными между ЭВМ и периферийными устройствами, т.е. по шинам ADi поочередно передаютс  коды Адрес и Данные. Кроме того, при обращении к пе0 риферийному устройству (т.е. по адресу большему 160000s) одновременно с адресом устройства ЭВМ вырабатывает сигнал ВУ. В блок 6 сопр жени  поступают из ЭВМ также управл ющие сигналы интерфейса:

5 сигнал СИА. указывающий, что ЭВМ выставила на шинах ADi адрес абонента; сигнал ВЫВОД, указывающий, что ЭВМ выставила на шинах ADi данные дл  занесени  по ранее заданному адресу; сигнал ВВОД, по которому периферийное устройство должно

выставить данные дл  ввода в ЭВМ, После приема данных из ЭВМ по сигналу ВЫВОД или передачи данных в ЭВМ по сигналу ВВОД блок б сопр жени  передает в ЭВМ сигнал СИП, разрешающий ЭВМ начать новый цикл обмена данными. Активные уровни всех сигналов низкие. Все функции по приему, передаче адреса и данных осуществл ет селектор 17 адреса, реализованный на одной микросхеме К588 ВТ1.

На элементах ИЛИ 18 и 19 происходит сложение физических адресов А 1 и А 2 низкого уровн , опознанных селектором 17 адреса, с сигналом ВВ низкого уровн  (сигнал ВВ. идентичен канальному сигналу ВВОД). С выходов элементов ИЛИ 18 и 19 сигналы низкого уровн  попадают на входы элемента И 22, с выхода которого сигнал ВВ А 1, либо сигнал ВВ-А2 проход т низким уровнем на первый выход устройства. С выхода элемента ИЛИ 19 сигнал ВВ А 2 низкого уровн  проходит на второй выход устройства Кроме того, на элементах ИЛИ-НЕ 20, 21 происходит сложение сигналов низкого уровн  с сигналом ВЫВ низкого уровн  (сигнал ВЫВ идентичен канальному сигналу ВЫВОД). Сигнал ВЫВ-А 2 с выхода элемента ИЛИ-НЕ 20 попадает одновременно высоким уровнем на третий выход устройства и на первый вход элемента ИЛИ 23. Сигнал ВЫВ-А 1 с выхода элемента ИЛИ-НЕ 21 попадает одновременно высоким уровнем на четвертый выход устройства и на второй вход элемента ИЛИ 23. С выхода элемента ИЛИ 23 сигнал либо ВЫВ-А 1 либо BblBiA 2 попадают высоким уровнем на п тый выход устройства .

Таким образом, в блоке 6 сопр жени  осуществл етс  формирование управл ющих сигналов дл  последующей работы устройства дл  синхронного ввода аналоговых сигналов.

Устройство дл  ввода аналоговых сигналов может быть реализовано на следующих типах микросхем: блоки 1, 2 К155 ТМ8; блоки 3, 5 КР590КН6; блок 4 К1113 ПВ1А; блок 7 К589АП26; блоки 8, 9 К155 АГЗ; блок 10К155ЛИ1;6локи12.14 К155ТМ2;блок 13 К155 ЛИ1; блок 15 К555 КП11; блок 16 К1100СК2.

Блок 6 реализован на следующих типах микросхем: блок 17 К588ВТ1; блоки 18, 19, 23К555ЛЛ1;блоки20.21 К555 ЛЕ1: блок 22 К155ЛИ1.

Блок 11 реализован на следующих элементах: блок 24 КД 522А: блок 26 К155 ЛАЗ.

В предлагаемом устройстве асинхронном режиме производитс  обычный ввод аналоговой информации по заданному в регистре 1 номеру канала. При этом второй триггер 14 режима должен быть установлен в единичное состо ние. Номера выбираемых каналов задаютс  в произвольном пор дке .

В синхронном режиме производитс  одновременное запоминание входной аналоговой информации на блоках 16 выборки- хранени  с каналов, позиционный код

которых задан во втором регистре 2 Затем осуществл етс  с помощью ЭВМ операци  ввода информации с АЦП 4. причем каналы выбираютс  в произвольном пор дке. Возможно , не закончив до конца ввод информации с выбранных входов, прекратить операцию ввода с данных входов и произвести операцию ввода аналоговой информации с других входов (это при наличии многих функциональных задач, имеющих различный приоритет), если втора  задача имеет больший приоритет обработать информацию , а затем продолжить ввод заполненной информации в первой задаче.

Кроме того, в предлагаемом устройстве

отсутствует ОЗУ дл  хранени  информации, аналогова  информаци  хранитс  на устройствах выборки-хранени , т.е. данное устройство отличаетс  значительной простотой. Быстродействие устройства в

режиме синхронного ввода определ етс  паспортным временем достоверного хранени  информации на блоках выборки-хранени , быстродействием примен емых АЦП и ЭВМ.

Claims (1)

1. Формула изобретени 

   Устройство дл  ввода аналоговых сигналов , содержащее первый и второй регистры, первый и второй коммутаторы, аналого- цифровой преобразователь, мультиплексор , адресные входы которого соединены с выходами первого регистра, выход мультиплексора соединен с информационным входом аналого-цифрового преобразовател , информационный вход второго регистра  вл етс  входом дл  подключени  к шине ЭВМ, выходы первого регистра соединены с адресными входами второго коммутатора, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет исключени  потерь информации в системах реального масштаба времени с абсолютными приоритетами задач, в него введены блоки выборки и хранени , первый и второй триггеры, первый и

   второй формирователи, элемент И, группа элементов И. элемент задержки, буферный элемент блок сопр жени , причем информационные входы блоков выборки и хранени   вл ютс  информационными входами

   устройства, выходы первого коммутатора

   соединены с управл ющими входами соответствующих блоков выборки и хранени , выходы которых подключены к информационным входам мультиплексора, выходы второго коммутатора соединены с одной группой информационных входов первого коммутатора, друга  группа информационных входов которого подключена к выходам группы элементов И, первые входы которых соединены с выходами второго регистра, а вторые входы - с выходом второго формировател , выход первого формировател  подключен к информационному входу второго коммутатора и входу элемента задержки, выход которого соединен с синхровходом первого триггера, выход которого подключен к управл ющему входу аналого-цифрового преобразовател , выходы которого соединены с информационными входами буферного элемента, выход второго тригге- ра подключен к управл ющему входу первого коммутатора, выход элемента И соединен с установочным входом первого триггера , информационный вход которого соединен с шиной логического нул , первый и второй выходы блока сопр жени  соединены соответственно с управл ющим входом буферного элемента и вторым входом элемента И, третий выход блока сопр жени  подключен к входу первого формировател  и синхровходу первого регистра , п тый выход блока сопр жени  соединен с синхровходом второго триггера, четвертый выход блока сопр жени  подключен к входу второго формировател  и синхровходу второго регистра, первый вход элемента И, информационный вход второго триггера, информационные входы первого регистра, входы блока сопр жени  и выходы буферного элемента  вл ютс  входами и выходами дл  подключени  к шине ЭВМ.

   Фиг./

   /octjpnj пе/ ехлючем режиме

   Ф«г. 4

   в V S if Ъ Z W

   пана канал

   / ajjpjj лерехлючемл /эежи+га

   л7 J хьнлла {Ж &)

   ггг$ициьмнб/и xej

   Put.S

   f VA4W J

   бидагми  /юуД4. ко JЈЈ/

   Зл/гуел M4/J V2-tff хлмсела

   Чтени teoffa Jl$ f0M J3M

   Зллус /Ц/% // 7-Јj

   fJo