SU583436A1 - Device for checking comparison circuits - Google Patents
Device for checking comparison circuitsInfo
- Publication number
- SU583436A1 SU583436A1 SU7602358904A SU2358904A SU583436A1 SU 583436 A1 SU583436 A1 SU 583436A1 SU 7602358904 A SU7602358904 A SU 7602358904A SU 2358904 A SU2358904 A SU 2358904A SU 583436 A1 SU583436 A1 SU 583436A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counters
- comparison circuits
- triggers
- trigger
- state
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ СХЕД СРАВНЕНИЯ(54) DEVICE FOR CHECKING COMPARISON DIAGRAMS
разр дов двоичных счетчиков 2 н З.Нулв-т, вые выходы триггеров 4 и 5 подключены к первому и второму входам блока 6 формиртваниа сигнала ошибки, третий вход которого подключен к выходу схемы сравнени 1, Вы5соды элементов и 7- и 8 подключены ко входам счетчиков 2 и 3 соответственно, их первые входы объединены и подключены КО- входу 9 устройства и к счетному входу триггера 5, а вторые входы - соответстве но к единичному и нулевому выходам тригге ра 10, счетный вход которого подключен г единичному выходу триггера 5, Единичный и нулевой входы триггера 4 подключены к выходам переполнени счетчиков 2 и 3 с оответственно.bits of binary counters 2 n. counters 2 and 3, respectively, their first inputs are combined and connected to the KO- input 9 of the device and to the counting input of trigger 5, and the second inputs correspond to the single and zero outputs of trigger 10, the counting input of which is connected to the single output trigger 5, Single and zero trigger inputs 4 n dklyucheny to the overflow output of counters 2 and 3 ootvetstvenno.
Устройство работает следующим образом ..The device works as follows.
Перед началом работы оба счетчика и все триггеры устанавливаютс в нулевое положение.Before starting work, both counters and all triggers are set to zero.
При этом на выходе элемента И 8 положительный потенциал, на выходе элементаAt the same time at the output of the element And 8 is a positive potential
И 7 - отрицательный потенциал. При поступлении тактовых импульсов на вход ycTpOiiства происходит последовательное переключение триггеров 5,4,10 из состо ни ОООAnd 7 is negative potential. Upon receipt of the clock pulses at the input of ycTpOiiii, sequential switching of the triggers 5,4,10 from the LLC state occurs
в состо ние 111% ОН, 100, ООО и т.д. {триггеры 4 и 10 переключаютс синхронно вплоть до заполнени счетчиков). Триггер 10 коммутирует входы счетчиков 2 и 3, благодар чему соотношениеas 111% OH, 100, LLC, etc. {triggers 4 and 10 switch synchronously until the counters are full). Trigger 10 commutes the inputs of counters 2 and 3, so that the ratio
между числами А и В в счетчиках 2 и 3 соответственно на каждом такте мен етс такой последовательности: А В, А В, А В, А В, А В, и т. д.between the numbers A and B in counters 2 and 3, respectively, at each clock cycle the following sequence changes: A B, A B, A B, A B, A B, etc.
В соответствии с этими соотношени миIn accordance with these ratios
схема сравнени 1 выдает в блок в формировани сигнала ошибки сигналы В), Xj () ил, ).Comparison circuit 1 provides signals B), Xj (), or) to the block in the error signal formation.
Блок 6 формировани сигнала ошибки сравнивает эти сигналы с состо ни ми триггеров 4 и 5 и при их несоответствии формирует сигнал ошибки. Блок 6 формировани сигнала ошибки работает в соответствии с таблицей состо ний.The error signal generation unit 6 compares these signals with the states of the flip-flops 4 and 5 and, if they do not match, generates an error signal. The error signal generating unit 6 operates in accordance with the state table.
ОABOUT
ОABOUT
оabout
оabout
Приведенным в таблице строкам соответствует нулевой сигнал ошибки на выходе блока 6. Любым другим соотношени м состо ний триггеров 4 и 5 и сигналов х ,4 so Xj , соответствует единичный сигнал ошибки на выходе блока 6.The lines in the table correspond to the zero error signal at the output of block 6. Any other ratios of the states of the triggers 4 and 5 and the signals x, 4 so Xj, correspond to a single error signal at the output of the block 6.
К моменту прихода предпоследнего тактового импульса цикла проверки оба счетчика заполнены, а триггеры 5, 4 и 1О нахо- 55 д тс в состо нии 011, При этом элемент И 7 открыт, а элемент И 8 закрыт.By the time of arrival of the penultimate clock pulse of the test cycle, both counters are filled, and the triggers 5, 4 and 1 O were 55 ds in the state 011, At the same time, the And 7 element is open, And And 8 is closed.
Предпоследний импульс такта переполн ет счетчик 2 и переводит триггеры 5, 4 и Ю в состо ние 100, но импульс переполнени вОThe penultimate clock pulse overflows counter 2 and translates triggers 5, 4, and 10 into state 100, but overflow pulse into
ОABOUT
оabout
оabout
оabout
оabout
оabout
счетчика 2 возвращает триггер-4 в единичное состо ние. Этим обеспечиваетс правильна работа блока 6, counter 2 returns trigger-4 to the one state. This ensures correct operation of unit 6,
При этом схема сравнени 1 выдает сигнал Хд , так как A-Q, В О (втора строка табличь). На последнем такте счетчик 3 переполн етс , триггеры 5, 4 и 1О переключаютс в состо ни -СЮ, а импульс переполнени счетчика 3 переводит триггер 4 в нулевое состо ние. При этом А В О, и схема сравнени 1 выдает сигнал х..In this case, the comparison circuit 1 generates a signal Xd, since A-Q, B O (the second line is a table). In the last clock cycle, the counter 3 overflows, the triggers 5, 4, and 1O switch to the-S state, and the overflow pulse of the counter 3 sets the trigger 4 to the zero state. At the same time, A B O and the comparison circuit 1 generates a signal x ..
Таким образом, к концу цикла проверки устройство оказываетс i исходном состо . ВИН.Thus, by the end of the test cycle, the device is in its initial state. Win
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602358904A SU583436A1 (en) | 1976-05-11 | 1976-05-11 | Device for checking comparison circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602358904A SU583436A1 (en) | 1976-05-11 | 1976-05-11 | Device for checking comparison circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU583436A1 true SU583436A1 (en) | 1977-12-05 |
Family
ID=20660853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7602358904A SU583436A1 (en) | 1976-05-11 | 1976-05-11 | Device for checking comparison circuits |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU583436A1 (en) |
-
1976
- 1976-05-11 SU SU7602358904A patent/SU583436A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU583436A1 (en) | Device for checking comparison circuits | |
| SU1056467A1 (en) | Pulse repetition frequency divider with variable division ratio | |
| SU612414A1 (en) | Frequency divider | |
| SU606210A1 (en) | Frequency divider with variable division coefficient | |
| RU1829111C (en) | Frequency multiplier | |
| SU744622A1 (en) | Device for determining pulse train repetition frequency deviation from the predetermined frequency | |
| SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
| SU430372A1 (en) | DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES | |
| SU756632A1 (en) | Binary code-to-time interval converter | |
| SU930686A1 (en) | Rate scaler with odd countdown ratio | |
| SU1280382A1 (en) | Device for simulating graphs | |
| SU406176A1 (en) | In P T B | |
| SU1363201A1 (en) | Random-pulse generator | |
| SU1195431A1 (en) | Device for generating pulse trains | |
| SU1150731A1 (en) | Pulse generator | |
| SU411648A1 (en) | ||
| SU748271A1 (en) | Digital frequency meter | |
| SU1365356A1 (en) | Code-to-pulse recurrence period converter | |
| SU744951A1 (en) | Scaling device | |
| SU1298910A1 (en) | Frequency divider with variable countdown | |
| SU610297A1 (en) | Time interval extrapolating arrangement | |
| SU1652986A1 (en) | Token selector in pattern recognition | |
| SU542336A1 (en) | Pulse generator | |
| SU725238A1 (en) | Pulse repetition frequency divider with fractional division coefficient | |
| SU1247773A1 (en) | Device for measuring frequency |