SU581469A1 - Code-to-code with greater basis converter - Google Patents
Code-to-code with greater basis converterInfo
- Publication number
- SU581469A1 SU581469A1 SU7602315282A SU2315282A SU581469A1 SU 581469 A1 SU581469 A1 SU 581469A1 SU 7602315282 A SU7602315282 A SU 7602315282A SU 2315282 A SU2315282 A SU 2315282A SU 581469 A1 SU581469 A1 SU 581469A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- input
- cell
- output
- converter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к области вычислительной техники и автоматики и предназначено дл преобразовани кодов целых чисел из системы счислени с любым основанием в коды чисел с любым большим основанием. Известно устройство дл преобразовани кодов чисел из системы счислени с одним основанием в систему счислени с другим основанием l. Оно выполнено в, видеftpйМбу -ольной матрицы,содержавшей ..« з еобразовании ( гп + 1)-разрйД№оге двсф(гног0 числа1п строк и|т|-%2 стоЯбцсзш Дес тичных удвой телей. Устройство имеет высокое быстродействие , однако требует значитель ных аппаратурных затрат и имеет огра ниченные функциональные возможности осуществл ет перевод двоичных целых чисел в двоично-дес тичные. Известен также преобразователь кодов в код с большим основанием, содержащий чейки, кажда из которых состоит из умножител на константу, выходы которого подключены соответственно ко входам вычитаемого двухраз р дного вычитатал , первый вход умень шаемого которого соединен со входом умножител на константу и первым входом чейки, второй вход которой соеди нен со вторым входом уменьшаемого двухразр дного вычитател , первый и второй выходы которого соединены с первым и вторьам выходами чейки -соответственно 2. Устройство также содержит сдвиговый регистр дл хранени кода, схемы и и блок управлени . Недостатком известного преобразовател вл етс низкое быстродействие и сложность управлени , Х.аГ бЙстбрЬсу1цествл ет преобраз0йайЙ1е:.К а9рйл ого кода за 2К ().; takt« 6i Составной частью ycTpofle-fйа блок управлени , который Ё1Я а$ат1 вйет сб()ию импульсов сдвига специального вида и серию импульсов УПравл кющх Схемами И. Цель предлагаемого изобретени повышение быстродействи . Это достигаетс тем, что преобразователь выполнен в виде треугольной матрицы, содержащий при преобразовании К-разр дного кода (К-1) строку и (К-1) столбец чеек, первый выход каждой чейки подключен ко второму входу соседней чейки строки, второй выход .каждой чейки - к первому вход соседней чейки столбца, первый выход последней чейки каждой строки подключен к первому входу последнеП чейки последующей строки, вторые входы чеек i первого столбца и первый вход |1ервой чейки первой строки подключены к входным шинам преобразоват.ел , вторые выходы чеек последней строки и первый выход последней чейки последней строки подключены к выходныгл шинам преобразовател .The invention relates to the field of computing and automation and is intended to convert integer codes from a number system with any base into number codes with any large base. A device is known for converting number codes from a number system with one base to a number system with another base l. It is made in the form of an i-matrix matrix containing .. “formation (gp + 1) -discharge of dvsf (number of 1p lines and | t | -% 2 station decimal duplicators. The device has a high speed, but requires significant hardware costs and has limited functionality translates binary integers into binary-decimals. Also known is a code converter to a code with a large base containing cells, each of which consists of a multiplier by a constant, the outputs of which are connected respectively About the inputs of the deductible two-timed subtractor, the first input of which is connected is connected to the input of the multiplier by a constant and the first input of the cell, the second input of which is connected to the second input of the reduced two-bit subtractor, the first and second outputs of which are connected to the first and second outputs of the cell - Respectively 2. The device also contains a shift register for storing the code, the circuit and the control unit. A disadvantage of the known converter is the low speed and complexity of control, X. The conversion code is: for the code for 2K () .; takt 6i An integral part of the ycTpofle-fy control unit, which is a special type of pulse shift pulses and a series of control pulse diagrams I. The purpose of the present invention is to improve speed. This is achieved by the fact that the converter is made in the form of a triangular matrix, which, when converting a K-bit code (K-1), contains a row and (K-1) column of cells, the first output of each cell is connected to the second input of the next cell of the line, the second output. each cell to the first input of the adjacent cell of the column, the first output of the last cell of each row is connected to the first input of the last cell of the next row, the second inputs of cells i of the first column and the first input of the first cell of the first row are connected to the input buses of the transducer. The last cell outputs of the last row and the first output of the last cell of the last row are connected to the output buses of the converter.
На чертеже дана, структурна схема преобразовани 5-разр дного кода . In the drawing, a structural scheme for converting a 5-bit code is given.
Устройство содержит треугольную матрицу из чеек 1, кажда из которых состоит из умножител на константу 2 и двухразр дного вычитател 3. Входы 4, 5 чейки подключены ко входам уменьшаемого вычитател 3, кроме того, вход 4 подключен к входу умножител на константу 2, выходы которого подсоединены к вхоДс1М вычитаемого вычитател 3. Выходы вычитател подключены к выходам чейки б, 7. Выход 6 каждои чейки 1 мат;рицы подключен к входу 5 соседней справа чейки по стро-; ке, а выход 7 каждой чейки матрицы подсоединен к входу 4 чейки соседней снизу по столбцу. Выход б чеек последних в строке подключены к входу 4 последней чейки соседней снизу строки . Входы 5 чеек 1-гостолбца подсоединены к входным шцнам В преобразовател кодов, авыход J ( чеек последней строки - к выходным полюсам 9 преобразовател кодов, кроме того, вход 4 чейки первой строки подключен к входной шине 8, а выход б последней чейки последней строки - к выходным шинам 9. The device contains a triangular matrix of cells 1, each of which consists of a multiplier by a constant 2 and a two-bit subtractor 3. Inputs 4, 5 of the cells are connected to the inputs of a decremented subtractor 3, in addition, input 4 is connected to the input of a multiplier by a constant 2, the outputs of which connected to the input of the subtracted subtractor 3. The outputs of the subtractor are connected to the outputs of cell b, 7. Output 6 of each cell 1 mat; the fingers are connected to input 5 of the right adjacent cell; ke, and the output 7 of each cell of the matrix is connected to the input of 4 cells adjacent to the bottom of the column. The output of the last cells in the row is connected to the input of the last 4 cells of the adjacent bottom row. The inputs of the 5 cells of the 1-column are connected to the input terminals B of the code converter, the output J (the cells of the last line are connected to the output poles 9 of the code converter, besides the input 4 cells of the first line are connected to the input bus 8, and the output of the last cell of the last line is to weekend tires 9.
системе счислени с основанием Si . Работа схемы по сн етс примером.number system with base Si. The operation of the circuit is exemplified.
Пример. Перевести число Х в код с основанием 8.Example. Translate number X into code with base 8.
П4 Г Л- illJi Mn P4 G L- illJi Mn
i4 (4 7 IT и 6 ПГП (Olf 3 |U 1,i4 (4 7 IT and 6 GWP (Olf 3 | U 1,
14033,Ч2П614033, P2P6
Предлагаемое изобретение позвол ет увеличить быстродействие, а именно выполн ть преобразование за 1 такт и упростить управление - в преобразователе отсутствует блок управлени , вырабатывающий серии синхроимпульсов специального вида. The present invention allows to increase the speed, namely, perform the conversion in 1 clock cycle and simplify the control — there is no control unit in the converter that generates a series of special-purpose sync pulses.
Устройство работает следующим обра 3 ом.The device operates as follows 3 ohm.
На входные шины преобразовател подаетс преобразуемый код с основанием системы счислени 1 (разр ды расположены по старшинству сверху вниз), Старший разр д кода поступает через входную шину 4 чейки 1 первой строки на вход умножител 2, на выходе которого по вл етс число, умноженное на константуСБ-Т },The input code of the converter is convertible code with the base of the number 1 system (bits are arranged in order from top to bottom), the most significant bit of the code goes through the input bus 4 of cell 1 of the first line to the input of multiplier 2, the output of which is multiplied by constantSB-T},
где S - основание системы счислени , в которую переводитс код.where S is the base of the number system into which the code is translated.
На вычитателе 3 из двух старших разр дов, поступающих через входы 4 и 5 чейки 1 первой строки на входы уменьшаемого, вычитаетс значение старшего разр да, умноженного на константу (S-T), поступающее на входы вычитаемого вычитател . Младший разр д результата, полученного на выходе 7 чейки 1 первой строки, поступает на вход 4 первой чейки второй строки а старший разр д этого результата.- на вход 4 второй чейки второй строкиOn the subtractor, 3 of the two high-order bits, which are fed through the inputs 4 and 5 of cell 1 of the first row to the inputs to be decremented, subtract the value of the most significant bit multiplied by a constant (S-T) that goes to the inputs of the subtracted subtractor. The low-order bit of the result obtained at the output 7 of the cell 1 of the first row is fed to the input 4 of the first cell of the second line and the highest bit of this result. - to the input 4 of the second cell of the second line
За один такт работы схемы на выходных шинах 9 преобразовател кодов по вл етс код преобразуемого числа в Ьистеме счислени с основанием S . Ум1ножитель 2 и вычитатель 3 работают вIn one cycle of operation of the circuit on the output buses 9 of the code converter, the code of the number to be converted appears in the B number system with base S. Multiplier 2 and subtracter 3 operate in
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602315282A SU581469A1 (en) | 1976-01-16 | 1976-01-16 | Code-to-code with greater basis converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602315282A SU581469A1 (en) | 1976-01-16 | 1976-01-16 | Code-to-code with greater basis converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU581469A1 true SU581469A1 (en) | 1977-11-25 |
Family
ID=20645936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7602315282A SU581469A1 (en) | 1976-01-16 | 1976-01-16 | Code-to-code with greater basis converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU581469A1 (en) |
-
1976
- 1976-01-16 SU SU7602315282A patent/SU581469A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU581469A1 (en) | Code-to-code with greater basis converter | |
| GB867191A (en) | Improvements in apparatus for converting data in a first number system to one in a different number system, and more particularly for binary to decimal conversion, and vice versa | |
| SU734670A1 (en) | Binary-decimal-to-binary code converter | |
| SU983701A1 (en) | Converter of binery code to residual class system code | |
| RU2248094C2 (en) | Device for transforming numbers from decimal to binary notation scale | |
| SU732852A1 (en) | Position code to large base code converter | |
| SU779998A1 (en) | Code converter | |
| SU822173A1 (en) | Binary-decimal-to-binary number converter with scaling | |
| SU1003074A1 (en) | Device for parallel algebraic adding in sign-digit number system | |
| SU1283979A1 (en) | Binary-coded decimal code-to-binary code converter | |
| SU403048A1 (en) | DIGITAL-ANALOG CONVERTER | |
| SU809151A1 (en) | Bcd-to-binary converter | |
| SU451991A1 (en) | Device for converting binary to decimal code to binary | |
| SU822181A1 (en) | Device for multiplying numbers in complementary codes | |
| SU1247862A1 (en) | Device for dividing numbers | |
| SU1465882A1 (en) | Inverse value computing device | |
| SU809153A1 (en) | Device for bcd-to-binary conversion | |
| SU1322483A1 (en) | Binary code-to-residual class system code converter | |
| SU572781A1 (en) | Radix converter of binary-decimal numbers into binary numbers | |
| SU905998A1 (en) | Analogue-digital converter | |
| SU860055A1 (en) | Converter of bcd numbers in 4,2,2,1 code to binary numbers | |
| SU1057942A1 (en) | Device for computing values of function y=2@@x | |
| SU742923A1 (en) | Binary- to-binary-decimal code converter | |
| SU491129A1 (en) | Device for raising binary numbers to the third degree | |
| SU731435A1 (en) | Device for displaying graphic information on crt screen |