SU561958A1 - Двоично-дес тичный шифратор - Google Patents
Двоично-дес тичный шифраторInfo
- Publication number
- SU561958A1 SU561958A1 SU2095681A SU2095681A SU561958A1 SU 561958 A1 SU561958 A1 SU 561958A1 SU 2095681 A SU2095681 A SU 2095681A SU 2095681 A SU2095681 A SU 2095681A SU 561958 A1 SU561958 A1 SU 561958A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- output
- encoder
- keys
- register
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
Изобретение относитс к области aiBTOMaтики и вычислительной техники и может быть иснользоваео дл построени кодирующих устройств .
Известны двоич о-дес тичные шифраторы с вентил ми, ключами, промежуточными и выходными (кодовыми) шинами. Промежуточные шины определенным образом соединены через вентили с :кодавы|ми шинами. На одну из промежуточных шин при замыкании соответствуюш ,его ключа поступает «единица, вызывающа формирование двоичного 4-разр дного числа на четырех выходных шинах. Это число снимаетс с шифраторов в параллельном коде 1.
Наиболее близким техническим решением к данному изобретению вл етс двоично-дес тичный шифратор, содержащий элементы И, инвертор, дев ть ключей {2.
Недостатком известных шифраторов вл етс то, что ири необходимости получени числа iB последовательном коде требуетс донолнительное устройство преобразовани , например регистр сдвига с параллельной записью в него 4-раэр дного двоичного числа (как это делаетс в преобразовател х дес тичного «ода в двоичный при шифрации -кал дого разр да дес тичного числа). После записи результата шифрации в регистр сдвига, а последний подаютс четыре тактовых сдвигающих имиульса и на выходе регистра получаетс двоичпое число в последовательном коде. Последовательное выполнение операции ш фрации и преобразовани параллельного кода в последовательный приводит к снижению быстродействи устройства.
Целью изобретени вл етс упрощение и повышение быстродействи шифратора, вырабатывающего последовательные двоичные коды дес тичных чисел.
Это достигаетс тем, что предлагаемый пл1фратор содержит кольцевой четырехразр дный регистр сдвига, пр мые выходы первого , второго, третьего разр дов, а также инверсный и пр мой выходы четвертого разр да регистра подключены соответственно через первый, второй, третпй, четвертый и п тый ключи к выходу шифратора, входы первого
элелшнта И подключены к инверсным выходам второго и третьего разр дов реглстра, входы второго элемента И - к инверсным выходам третьего и четвертого разр дов регистра , входы третьего элемента И - к ннверсным выходам второго и четвертого разр дов регистра, выход первого элемента И подключен к входу инвертора п через шестой ключ - к выходу шифратора, выходы второго и Tipeтьего элемента И, а также выход инвертора
соответственно через седьмой, восьмой и дев тый ключ подключены к выходу шифратора .
На чертеже представлена схема двоичнодес тичйого шифратора.
OiH содержит ключи 1, соединенные с выходом 2 шифратора, та1Кто,Бый вход 3, кольцевой четырехразр дный регистр сдвига 4, логические элементы И 5, 6, 7, инвертор 8.
Работает шифратор следуюш,И:М образом.
В начальном состо щий (до подачй тактовых нмпульсов) в nepiBOM разр де регистра 4 за;писа«а единица, а в остальных разр дах - нули. При подаче тактовых импульсов эта единица сдвигаетс в сторону второго, третьего и четвертого разр дов. Поэтому, лоследовательности из четырех тактовых импульсов на входе 3 соответствует двоична последовательность 0001 на прЯМОм выходе первого, 0010 - на пр мом выходе второго, 0100 - на пр мом выходе третьего и 1000 - на пр мом выходе четвертого разр да. Это обеспечивает получение на выходах элементов 5, 6, 7 последовательностей 1001, ООП, 0101 соответст1вен;но , а на выходе инвертора 8 последовательности ОНО. В результате на ключи 1 поступают следуюшие двоичные последовательности: 0001, 0010, 001:1, 0100, 0101, ОНО, 0111, 1000, 1001. Если один из ключей замкнут , то соответствующа ему последовательность пе|редаетс на выход 2 шифратора с частотой следовани тактовых импульсов на входе 3. Четвертый тактовый импульс устанавливает регистр в начальное состо ние.
TexmiiKO-aKQHOMH4ecKHe преимушества изобретени заключаютс IB отсутствии дополпительной схемы преобразовани параллельного кода в последовательный и уменьшении числа выходов шифратора до одного, что существенно при исиользовании интепральной технологии . Кроме того, предложенное устройство можно использовать дл построени группы шифраторов, имеюших одну общую схему из узлов 4, 5, 6, 7, 8 и требуюшнх лишь дополнительных наборов ключей 1.
Claims (1)
1. Авторское свидетельство СССР №271892, М. Кл.2 G 06F 5/02, 25.03.67.
2 Авторское свидетельство СССР № 304867, М. Кл.2 G 06F 5/02, 25.03.67.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2095681A SU561958A1 (ru) | 1975-01-13 | 1975-01-13 | Двоично-дес тичный шифратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2095681A SU561958A1 (ru) | 1975-01-13 | 1975-01-13 | Двоично-дес тичный шифратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU561958A1 true SU561958A1 (ru) | 1977-06-15 |
Family
ID=20607174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2095681A SU561958A1 (ru) | 1975-01-13 | 1975-01-13 | Двоично-дес тичный шифратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU561958A1 (ru) |
-
1975
- 1975-01-13 SU SU2095681A patent/SU561958A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU561958A1 (ru) | Двоично-дес тичный шифратор | |
SU881731A1 (ru) | Шифратор двоично-дес тичного кода | |
SU450153A1 (ru) | Преобразователь код-веро тность | |
SU1487152A2 (ru) | Генератор случайных напряжений | |
SU432487A1 (ru) | Преобразователь двоично-десятичного кода в унитарный код | |
SU131973A1 (ru) | Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа | |
SU777825A1 (ru) | Счетчик импульсов | |
SU620972A1 (ru) | Устройство сдвига влево на р разр дов дл ( ) кодов рида-маллера | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
SU590727A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU1283804A1 (ru) | Синусно-косинусный преобразователь | |
SU1336248A1 (ru) | Шифратор | |
SU1557683A1 (ru) | Устройство дл преобразовани числа из позиционного кода в систему остаточных классов | |
SU1176454A1 (ru) | Кодирующее устройство | |
SU370605A1 (ru) | УСТРОЙСТВО дл ВЫЧИТАНИЯ | |
SU945988A1 (ru) | Устройство дл мажоритарного декодировани двоичных кодов | |
SU494744A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU395988A1 (ru) | Десятичный счетчик | |
SU781806A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1345350A1 (ru) | Устройство дл изменени пор дка следовани двоичного кода | |
SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
SU520583A1 (ru) | Преобразователь двоичного кода в дес тичный | |
SU550633A1 (ru) | Устройство дл преобразовани двоичнодес тичных чисел в двоичные |