SU131973A1 - Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа - Google Patents
Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числаInfo
- Publication number
- SU131973A1 SU131973A1 SU649220A SU649220A SU131973A1 SU 131973 A1 SU131973 A1 SU 131973A1 SU 649220 A SU649220 A SU 649220A SU 649220 A SU649220 A SU 649220A SU 131973 A1 SU131973 A1 SU 131973A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- counter
- decimal
- pulses
- binary number
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
СПОСОБ ПРЕОБРАЗОВАНИЯ ЦЕЛЫХ ЧИСЕЛ, ЗАДАННЫХ В ДВОИЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ, В ДЕСЯТИЧНЫЕ ЧИСЛА
За влено 3 нвар 1960 г. за № 649220/26 г, Комитет по делам нзобретеии и открытий при CdHcrc А .Члц-трок СССР
Опубликовано в «Бюллетене изоОрктений .Nb 18 за 960 г.
MsiieciHb). многие способы аерезода двоичных чисел и дес тичные на электронных цифровых вычислительных машинах, содержащих двоичные и ДБоично-дес тичлые счегчйки.
Предлагаемый, способ преобразовани целых чисел, заданных ; двоичной системе счислени , в дес тичные числа отличаетс от известных тем, что, с целью упрощени преобразовател , число записывают в обратном или дополнительном коде на управл емом двоичном счетчике , затем разбивают это число на несколько групп (чисел) и добавл ют к каждому из полученных на двоичном счетчике чисел к младшие разр ды единицы до лереполнени всех разр дов группы; дЕоично-дес тичные эквиваленты этих единиц складывают на двоично-дес тичном счетчике и полученна после переполнени всех групп сумма образует двоично-дес тичное выражение переводимого числа.
Функциональна схема, по сн юща предлагаемый способ, показана на чертеже.
Преобразование «-разр дного двоичного числа А - Е «г 2,
где О; 1 или О, происходит следующим образок.
В определенный момент времени , в -разр дный двоичный счетчик 7, предварительно установленный в состо ние «О (щина 2), вкладываетс дополнительный код (входы 5), равный D 2 -Л или, как изп- вестно, D . S а . 2-f ), где а , 1 7|
В момент времени t подаетс импульс 4 начала счета, который устанавливает триггер 5 в положение «1 и отпирает вентиль 6. Через открытый вентиль 6 одновременно ни двоичный / и дес тичный 7 счетчики начинают поступать импульсы счета с частотой /.
№ 131973 2 Когда на двоичный, счетчик пройдет Л 2 - 2 + Л А импульсов частоты /, то импульс переноса с п разр да установит триггер 5 в .положение «О, а котород- запретс вентиль 6.
Таким образом, на двоично-дес тичный счетчик (св зь аб) пройдет то же число, импульсов Л равное значению переводимого числа А, то есть на счетчике 7 будет 1олучен дес тич1;ый эквивалент двоичного числа.
Дальнейша запись числа .4 с выхода может быть осуществлена любым из известных способов, примен емых в выводных устройствах цифровых вычислительных машин.
Получение дополнительного кода, ввиду добавлени к обратному коду.единицы младшего разр да, не всегда удобно, так как требует наличи суммирующего устройства дл этой операции.
В предлагаемом способе можно использовать обратный код числа п
Р Е rt,.2, где ai 1-с,. /.0
Дл этого достаточно на первый триггер первой декады двоичнодес тичного счетчика подавать импульсы счета через схему коррекции, состо н1ую из двух триггеров 9 и 10, дешифратора 11 и вентилей 12 и 13.
На вентиль 12 подаютс те же импульсы счета /, что и на двоичный счетчик. Дешифратор П отпирает вентиль 12 и запирает вентиль 13 только при «нулевых состо ни х триггеров.
Если дл получени точного значени числа А в двоично-дес тич .чом счетчике требуетс , чтобы на него прошло на один импульс меньше , чем на двоичный счетчик, на который подаетс обратный код числа А, то импульсом «установка нул оба триггера (9 и 10) через переключатели М и /5 устанавливаютс в «1. Тогда первый импульс с частотой /, пройд через вентиль 13, поставит триггеры схемы коррекции в «О, затем закроет вентиль 13 и откроет вентиль 12. Тем самым будет обеспечено поступление импульсов на двоично-дес тичный счетчик, начина только со второго импульса.
Исследу вопрос скорости преобразовани двоичного кода в двоично-дес тичный код дл случа по описаннодму способу, можно заметить, что эта скорость оказываетс ниже скорости вывода механических печатающих устройств и поэтому может ставитьс под сомнение целесообразность применени указанного способа дл этих слзчаев.
Дл ускорени процесса перевода предлагаетс производить одновременно перевод младших и старших разр дов двоичного числа (начина с некоторого разр да 2). Двоичный счетчик в этом случае разбиваетс на два и к - номер разр да, с которого целесообразно примен ть разделение двоичного счетчика.
В двоично-дес тичном счетчике импульсы (единицы), поступающие в первую декаду счетчика, имеют цену 1, во вторую декаду - 10, в третью - 100 и так далее, то есть представл ют собой различные сгепени числа 10. Цена единиц двоичного кода .равн етс степени двойки и мелеет быть представлена как сумма степеней 10. Если .прин ть цену младшего разр да равной 1 то цена п разр да будет равна .
Если мы хотим, например, 16-разр дный двоичный счетчик разбить на две части и производить одновременно подсчет единиц как младшего разр да, тйл и 9-го разр да, то мы должны на каждый импульс счета, приход щий на 9-й разр д двоичного счетчика, подать шесть импульсов на первую декаду, п ть импульсов на вторую декаду и два и.мнульса на третью декаду двоично-дес ткчпого счетчика.
Кроме того, на первую декаду должны подаватьс им1пу.1ьеы счета, приход щие на первый разр д двоичного счетчика.
Дл правильной работы двоично-дес тичного счетчика необходимо, чтобы эти импульсы были разнесены во времени. Разнесение импульсов .во времени можно осуществить подачей вначале шести импульсов иа первую декаду, затем п ти импульсов на вторую и, наконец, двух импульсов на третью декаду. Эти импульсы можно подавать в обратной очередности или в любой другой перестановке. Главное состоит в том, чтобы минимальное разнесение импульсов во времени должно быть не меньше периода максимальной частоты, на которой может работать счетчИк. В этом случае частота импульсов счета, подаваемых на первый и дев тый, разр ды двоичного счетчика, должна быть понижена в число раз, равное общему числу единиц, изображающих число ,-и плюс единица за счет импульса счета, проход щего от лервого разр да, то есть в2ч-5-|-6+1 14 раз.
Этим самым мы увеличим врем преобразовани на двоичном счетчике восьми старщих разр дов примерно в 14 раз. Но с другой стороны, за счет разделени 16-разр дного двоичного счетчика на два одинаковых общее Брем преобразовани по сравнению с 16-разр дным счетчиком при условии, что оба разделенных счетчика работают на одной частоте импульсов счета, получаетс сокращенным в 2 256 раз.
В итоге времЯ преобразовани 16-ти; разр дов уменьшаегс в 256 . „ ,. - 10,0 раза.
Очевидно, что наилучщее соотнощение должно получатьс дл тех вариантов разделени , в которых o6ni,ee число единиц, представл ющих цену 1 первого отдел емого разр да, вл етс наименьшим.
Предмет изобретени
Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа на электронных цифровых вычислительных мащинах, содержащих двоичные и двоично-дес тичные счетчики, отличающийс тем, что, с целью упрощени преобразовател , число записывают в обратном или дополнительном коде на управл емом двоичном счетчике, разбивают это число на несколько групп (чисел), добавл от к каждому из полученных на этом счетчике чисел в младшие разр ды единицы до переполнени всех разр дов группы и складывают на двоично-дес тичном счетчике двоично-дес тичные эквиваленты этих единиц и получен)ш после переполнени scex групп сумма об)азует двоично-дес тичное выражение переводимого числа.
- 3 -№ 13197:5
rLLUJ H
/J
wIlH-H
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU649220A SU131973A1 (ru) | 1960-01-03 | 1960-01-03 | Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU649220A SU131973A1 (ru) | 1960-01-03 | 1960-01-03 | Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа |
Publications (1)
Publication Number | Publication Date |
---|---|
SU131973A1 true SU131973A1 (ru) | 1960-11-30 |
Family
ID=48403027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU649220A SU131973A1 (ru) | 1960-01-03 | 1960-01-03 | Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU131973A1 (ru) |
-
1960
- 1960-01-03 SU SU649220A patent/SU131973A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2880934A (en) | Reversible counting system | |
US3026034A (en) | Binary to decimal conversion | |
US2860327A (en) | Binary-to-binary decimal converter | |
Couleur | BIDEC-A binary-to-decimal or decimal-to-binary converter | |
SU131973A1 (ru) | Способ преобразовани целых чисел, заданных в двоичной системе счислени , в дес тичные числа | |
GB909543A (en) | Apparatus for converting between different representations of numbers | |
US3026035A (en) | Decimal to binary conversion | |
US3564225A (en) | Serial binary coded decimal converter | |
US3032266A (en) | Decimal to binary conversion of numbers less than unity | |
US3310800A (en) | System for converting a decimal fraction of a degree to minutes | |
SU432487A1 (ru) | Преобразователь двоично-десятичного кода в унитарный код | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
US3187322A (en) | Binary signal converter | |
SU389532A1 (ru) | ||
SU367421A1 (ru) | ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ | |
SU708344A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный и обратно | |
US3505675A (en) | Converter for binary and binary-coded decimal numbers | |
SU561958A1 (ru) | Двоично-дес тичный шифратор | |
SU485502A1 (ru) | Регистр сдвига | |
SU437069A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
US3505510A (en) | Counter,delay generator and word generator | |
US3337721A (en) | Count by six counter | |
SU504200A1 (ru) | Преобразователь двоичного кода в дес тичный | |
SU881731A1 (ru) | Шифратор двоично-дес тичного кода | |
SU1048472A1 (ru) | Устройство дл делени двоичных чисел |