SU543940A1 - Устройство дл коррекции кодов регистра - Google Patents

Description

1

Иаобретение относитс  к вычиспитепьноЁ технике и может быть использовано в сисхфмах обработки графической информации.

Известно устройство коррекции двоичных; кодов, содержащее регистр и блок коррекции Ш . Недостатком данного устройства  вл етс  его сложность.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  коррекдин двоичных арифметических кодов , содержащее П- -разр дный регистр и блок коррекции, включающий в себ  первый дешифратор, элементыИ, ИЛИ И . Недостатком известного устройства  вл етс  его сложность и невозможность эффективно корректировать коды датчика с двоичной кодовой шкалой, занесенные в регистр.

Цепь иаобретени  - упрощение устройства .

Поставленна  пепъ достигаетс  тем, что в устройстве каждый 1 -ый (гп,е Ttj блок коррекхгаи содержит второй и третий дешифраторы, элементы задержки, причем выход -4 -ого разр да регистра соединен с входами первого, второго и третьего аешифраторов -i -ого блока коррекции в котором выходы первого и третьего дешифраторов соединены соответственно с первы входами первого и второго элементов И, вторые входы которых соединены с первым входом устройства а выходы через первый и второй элементы задержки соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых соединены со вторым входом устройства , а выходы соединены с первыми входами п того и шестого элементов И, вторые входы которых соединены с выходо второго дешифратора, а выходы - соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с нулевым входом -ого разр да регистра.

На фиг. 1 представлена блок зхема устройства коррекции кода регистра датчнKaj на фиг. 2 - последовательность импульсов , характеризующа  работу устройства .

Claims (2)

1. Устройство коррекции кода регистра состоит из П -разр дного регистра 1, блоков коррекции 2 и 3, нулевых входов 4 Каждый -i -ый (где н1 1 1) блок коррекции содержит первый, второй и третий дешифраторы 5, 6, 7, первый и второй элементы И 8, 9, первый и второй элементы задержки 10, 11, третий и четвертый элементы И 12.13, п тый и. шестой элемен ты И 14, 15, элемент ИЛИ 16, первый и второй входы устройства 17, 18. Первый дешифратор 5 -его блока кор1 . второй 6 рекции выполнен на код ш код -1. код 2 -1, третий 7 - на код Дешифраторы выполнены, например, на потен циальных логических элементах. Выход -ог разр да регистра соединен с входамл первого , второго и третьего дешифраторов 5, 6 и 7 I -юго блока коррекции. Выходы первого и третьего дешифраторов соединены соответственно с первыми входами первого 8 и второго 9 элементов И, вторые входы которых соединены с первым, входом. устройства 17. Выходы первого и второго элементов И через первый и второй элементы задержки 10, 11 соединены соответстве но с первыми входами третьего и четвертого элементов И 12, 13. Элементы задержк выполнены, например, в виде ждушего мультивибратора . Вторые входы третьего и четвертого элементов И 12, 13 соединены со вторым входом устройства 18. Выходы треть го и четвертого элементов И 12, 13, соединены с первыми входами п того и шестого элементов И 14, 15, вторые входы которых соединены с выходами второго дешифратора 6, а выходы соединены соответственно с первым и вторым входами элемента ИЛИ 16, Выход элемента ИЛИ 16 соединен с нулевым входом 4 i-ого разр да регистра 1. На фиг. 2 представлены временные диаграммы работы устройства. На диаграмме 19 изображены импульсы, поступающие на вход устройства в момент изменени  положени . На диаграмме 20 представлены импульсы предварительного опроса первого и второго элементов И, поступающие на первый импульсный вход 17. На диаграмме 21 изображены имлульсы сброса регистра 1. На диаграмме 22 представлены импульсы переноса кода датчика в регистр 1, а на диаграмме 23-задержанный импульс. Устройство работает следующим образом Пусть f) -разр дный регистр 1 имеет восемь разр дов ( Г) 8), код измен етс  в сторону увеличени  и корректируемым, разр дом , будет восьмой. В некоторый момент времени в регистре устанавливаетс  код 127. Третий дешифратор 7, выполненный на код 2 -1, выдает разрешающий потенциал дл  второго элемента И 9. На первый вход устройства 17 одновременно с 5 0 импульсом.изображенным на диаграмме 19 поступает импульс предварительного опроса (диаграмма 20), который опережает импульс изображенный на диаграмме 21 сброса регистра 1. На выходе третьего дешифратора 7, дешифрующего код 127, установилс  разрешающий дл  элемента И 9 потенциал . Импульс предварительного опроса проходит через второй элемент И 9 и поступает на вход второго элемента задержки 11. Элемент 11 выдает разрешающий потенциал дл  четвертого элемента И 13. Длительность разрешающего потенциала определ етс  параметрами элемента задержки 11. На вход 18 поступает импульс, изображенный на диаграмме 23, задержанный относительно импульса на диаграмме 22 на врем  установки кода в регистре 1. Задержка определ етс  временем сброса регистра и временем занесени  кода в регистр, На входе четвертого элемента И 13 устанавливаетс  разрешающий потеншал, задержанный им.пульс проходит через четвертый элемент И 13 и поступает на первый вход шестого элемента И 15. Наличие разрешающего потенциала на втором входе щестого элемента И 15 зависит от характера изменени  кода в Я -разр дном регистре: а)В регистре 1 код 127. После прихода управл ющего импульса (диаграмма 19) и регистре 1 устанавливаетс  код 128. На один управл ющий импульс код в регистре измен етс  на единицу младшего разр да. Дешифратор 6, выполненный на код 2 -1, не выдает разрешающий потенциал дл  элемента И 15. Поэтому на выходе 4 элемента ИЛИ 16 отсутствует импульс коррекции; б)В регистре 1 код 127. После прихода управл ющего имлульса 1 (диаграмма 19) в регистре 1 устанавливаетс  код 255. На один управл ющий импульс код в регистре измен етс  на единицу старшего разр да. Дешифратор 6, выполненный на код , выдает разрешающий потенциал дл  элемента И 15. Поэтому с выхода элемента И 15 импульс коррекции через элемент ИЛИ 16 поступает на нулевой вход 4 -ого разр да. Происходит сброс восьмого разр да. В регистре 1 устанавливаетс  код 127 вместо необходимого 128. Ошибка коррекции составл ет единицу младшего разр да. При отсутствии коррекции ошибка равна 128, Аналогично изложенному выше происходит работа других блоков коррекции. При изменении кода в регистре 1 в сторону уменьшени  им.цупьс сброса формируетс  по цепи 5-8-10-12-14-16 и входам 17, 18. Ошибка коррекции отсутствует. Формула изобретени  Устройство дл  коррекции кодов регистр содержащее П -разр дный регистр и блок коррекции, включающий в себ  первый дешифра тор, элементы И, ИЛИ, отличаю.щеес   тем, что, с целью упрощени  устройства, каждый i -ый (где1, l-r-n ) блок коррекции содержит второй и третий дешифраторы, элемен ты задержки, причем выход Ч -ого раар да регистра соединен с входами первого, второго и третьего дешифраторов i -ого блока коррекции, в котором выходы Первого и третьего дешифраторов соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены с первым входом устройства , а выходы через первый и второй эле5 40 менты задержки соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входь: которых соединены со вторым входом устройства а выходы соединены с первыми входами п того и шестого элементов И, вторые входы которых соединены с выходом второго дешифратора, а выходы - соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с нулевым входом i-ого разр да регистра. Источники информации, прин тые во внимание при экспертизе: 1,Авторское свидетельство СССР № 338903, М. Kл Q 06 F 11/1О, 1972.
2. 2.Авторское свидетельство СССР № 328464, М.Кл. G 06 F 11/10, 1972 (прототип).

   Фиг. 1

   19

   20 21 22 23

   Фиг. г